基于FPGA的关节伺服控制器总线技术研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·引言 | 第9页 |
| ·伺服控制器总线技术研究现状 | 第9-11页 |
| ·SOC/FPGA及其在机器人领域的应用 | 第11-12页 |
| ·本文主要研究内容 | 第12-14页 |
| 第二章 CAN总线网络设计与实时性研究 | 第14-26页 |
| ·基于FPGA的总线系统方案 | 第14-18页 |
| ·几种关节伺服控制器总线的比较 | 第14-16页 |
| ·典型CAN总线网络架构 | 第16页 |
| ·SOPC的CAN总线系统方案 | 第16-18页 |
| ·基于双总线的分布式容错控制网络 | 第18-20页 |
| ·冗余CAN总线网络架构 | 第20-23页 |
| ·总线网络冗余结构 | 第20-21页 |
| ·两种冗余结构的可靠性和硬件复杂度分析 | 第21-22页 |
| ·基于 FPGA的全冗余结构 | 第22-23页 |
| ·总线网络的实时性研究 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 伺服控制系统的高级链路层通讯协议研究 | 第26-37页 |
| ·基于窗口的链路层流量控制 | 第26-28页 |
| ·链路层差错控制方法和容错策略 | 第28-31页 |
| ·差错控制方法 | 第28-30页 |
| ·容错处理策略 | 第30-31页 |
| ·伺服控制网络的数据传输模式 | 第31-33页 |
| ·Double_CAN_HDLC协议 | 第33-36页 |
| ·Double_CAN_HDLC帧结构 | 第33-34页 |
| ·链路结构 | 第34页 |
| ·帧类型和参数定义 | 第34-36页 |
| ·Double_CAN_HDLC协议性能分析 | 第36页 |
| ·本章小结 | 第36-37页 |
| 第四章 冗余的双CAN总线控制器IP设计 | 第37-62页 |
| ·冗余CAN总线控制器IP的总体结构 | 第37-38页 |
| ·CAN总线外壳控制器设计 | 第38-43页 |
| ·CAN总线外壳控制器的工作流程 | 第38页 |
| ·CAN总线控制器底层驱动模块设计 | 第38-41页 |
| ·协议处理器模块设计 | 第41-43页 |
| ·CAN总线控制器的设计 | 第43-58页 |
| ·工作流程概述 | 第44-45页 |
| ·位流处理器模块的设计 | 第45-50页 |
| ·位定时/同步模块设计 | 第50-52页 |
| ·报文滤波模块的设计 | 第52-54页 |
| ·报文缓冲器模块设计 | 第54-56页 |
| ·错误管理单元 | 第56-58页 |
| ·优先级仲裁提升模块实现 | 第58页 |
| ·CAN总线控制器IP的仿真 | 第58-61页 |
| ·ModelSim平台 | 第59页 |
| ·仿真平台的建立 | 第59-60页 |
| ·IP基本收发功能测试 | 第60页 |
| ·总线切换功能测试 | 第60-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 伺服控制器总线系统实现 | 第62-72页 |
| ·硬件结构设计 | 第62-65页 |
| ·FPGA最小系统 | 第62-64页 |
| ·CAN总线接口设计 | 第64-65页 |
| ·FPGA上的SOPC系统搭建 | 第65-69页 |
| ·NIOS开发工具——SOPC Builder | 第65-66页 |
| ·SOPC系统实现 | 第66-69页 |
| ·软件设计 | 第69-70页 |
| ·本章小结 | 第70-72页 |
| 第六章 伺服控制器总线系统性能测试 | 第72-77页 |
| ·系统测试环境 | 第72页 |
| ·CAN总线可靠性测试 | 第72-73页 |
| ·CAN速率测试 | 第73页 |
| ·优先级仲裁性能测试 | 第73-74页 |
| ·总线网络容错性能测试 | 第74-75页 |
| ·传输模式测试 | 第75页 |
| ·本章小结 | 第75-77页 |
| 总结与展望 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 致谢 | 第81-82页 |
| 攻读学位期间发表的学术论文目录 | 第82页 |
