音频DSP核低功耗研究及后端设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·集成电路发展的现状 | 第9-10页 |
| ·低功耗研究的意义 | 第10-11页 |
| ·本文研究的内容和意义 | 第11-13页 |
| 第二章 数字集成电路设计流程和低功耗研究 | 第13-24页 |
| ·数字集成电路设计流程介绍 | 第13-15页 |
| ·集成电路功耗的发展现状 | 第15页 |
| ·功耗的分类 | 第15-18页 |
| ·静态功耗 | 第16-17页 |
| ·动态功耗 | 第17-18页 |
| ·开关功耗 | 第17-18页 |
| ·短路功耗 | 第18页 |
| ·低功耗优化设计方法 | 第18-24页 |
| ·系统级低功耗设计 | 第19-20页 |
| ·算法级低功耗设计 | 第20页 |
| ·RTL 级低功耗设计 | 第20-21页 |
| ·逻辑级低功耗设计 | 第21-23页 |
| ·物理级低功耗设计 | 第23-24页 |
| 第三章 音频DSP 核的低功耗综合实现 | 第24-40页 |
| ·音频DSP 核概述 | 第24-27页 |
| ·从FPGA 到ASIC 设计 | 第27页 |
| ·针对后端设计修改及验证 | 第27-30页 |
| ·PTPX 功耗测试 | 第30-32页 |
| ·仿真波形（VCD）文件的生成 | 第30-31页 |
| ·PTPX 功耗测试过程 | 第31-32页 |
| ·门控时钟技术 | 第32-34页 |
| ·存储器分块访问技术 | 第34-35页 |
| ·DC Topography 技术 | 第35-39页 |
| ·优化前后的功耗结果比较 | 第39-40页 |
| 第四章 音频DSP 核的后端设计 | 第40-61页 |
| ·后端设计的总体流程和相关EDA 工具介绍 | 第40-42页 |
| ·设计方法学（Methodology） | 第42-43页 |
| ·布局规划 | 第43-48页 |
| ·core 利用率的确定 | 第43-45页 |
| ·子模块位置的制定 | 第45-48页 |
| ·电源规划 | 第48-51页 |
| ·全局电源 | 第49页 |
| ·电源环 | 第49-50页 |
| ·电源条线（Power Stripes） | 第50-51页 |
| ·布置及其优化 | 第51-52页 |
| ·时钟树综合 | 第52-56页 |
| ·与时钟有关的基本概念 | 第53页 |
| ·时钟树综合的目的和过程 | 第53-56页 |
| ·布线（Routing） | 第56-59页 |
| ·全局布线 | 第56-57页 |
| ·精细布线（Detail Route） | 第57页 |
| ·布线修正 | 第57-59页 |
| ·数据输出 | 第59-61页 |
| 第五章 结论 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-64页 |
| 攻硕期间取得的研究成果 | 第64-65页 |
