基于65nmCMOS工艺的互连串扰及延时优化技术
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| ·互连—纳米级CMOS集成电路设计的关键 | 第8-10页 |
| ·本文的基本框架及内容 | 第10-12页 |
| 第二章 互连线与互连建模 | 第12-26页 |
| ·基本互连线 | 第12-15页 |
| ·互连线分类 | 第12-13页 |
| ·互连关键线网 | 第13-15页 |
| ·互连线建模 | 第15-25页 |
| ·互连电阻R | 第16-19页 |
| ·互连电容C | 第19-22页 |
| ·互连电感L | 第22-25页 |
| ·小结 | 第25-26页 |
| 第三章 互连线的串扰估计与优化 | 第26-42页 |
| ·串扰机理 | 第26-31页 |
| ·耦合源 | 第26-27页 |
| ·串扰感应噪声 | 第27-28页 |
| ·开关模式对互连串扰的影响 | 第28-31页 |
| ·串扰噪声模型 | 第31-39页 |
| ·Devgan模型 | 第31-33页 |
| ·Martin模型 | 第33-35页 |
| ·本文模型 | 第35-38页 |
| ·仿真验证与比较 | 第38-39页 |
| ·串扰抑制 | 第39页 |
| ·本章小结 | 第39-42页 |
| 第四章 互连延迟分析与优化 | 第42-58页 |
| ·时延估计模型 | 第42-47页 |
| ·Elmore延时模型 | 第42-43页 |
| ·改进的Elmore延时模型 | 第43-45页 |
| ·传输线模型 | 第45-47页 |
| ·时延优化技术 | 第47-50页 |
| ·插入缓冲器技术 | 第47-49页 |
| ·互连线宽优化技术 | 第49-50页 |
| ·综合优化 | 第50-57页 |
| ·拉格朗日乘数法 | 第51-56页 |
| ·互连结构优化法 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 互连串扰对延时的影响 | 第58-68页 |
| ·容性串扰对延时的影响 | 第58-61页 |
| ·感性串扰对延时的影响 | 第61-65页 |
| ·仿真与验证 | 第65-66页 |
| ·本章小结 | 第66-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-76页 |
| 硕士期间参与科研项目与研究成果 | 第76-77页 |
