基于CPLD的组合逻辑控制模型机的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-15页 |
| 1.1 课题研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12页 |
| 1.3 论文主要研究工作 | 第12-13页 |
| 1.4 本文的组织结构 | 第13-15页 |
| 第二章 模型机的总体设计 | 第15-19页 |
| 2.1 模型机的整体结构 | 第15-17页 |
| 2.1.1 精简指令集计算机结构 | 第15页 |
| 2.1.2 模型机的逻辑布局 | 第15-16页 |
| 2.1.3 模型机的总体数据通路设计 | 第16-17页 |
| 2.2 开发工具介绍 | 第17-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 运算器的设计与实现 | 第19-25页 |
| 3.1 运算器概述 | 第19-21页 |
| 3.1.1 运算器的功能和基本结构 | 第19-20页 |
| 3.1.2 算数运算逻辑单元(ALU)概述 | 第20-21页 |
| 3.2 模型机运算器的设计 | 第21-24页 |
| 3.2.1 模型机运算器数据通路设计 | 第21-23页 |
| 3.2.2 模型机运算器的调试 | 第23-24页 |
| 3.3 本章小结 | 第24-25页 |
| 第四章 静态存储器的设计与实现 | 第25-29页 |
| 4.1 存储器概述 | 第25-26页 |
| 4.2 模型机存储器的设计 | 第26-28页 |
| 4.2.1 模型机存储器数据通路设计 | 第26-27页 |
| 4.2.2 模型机存储器的调试 | 第27-28页 |
| 4.3 本章小结 | 第28-29页 |
| 第五章 指令系统设计 | 第29-35页 |
| 5.1 指令系统概述 | 第29页 |
| 5.2 指令系统设计 | 第29-34页 |
| 5.2.1 指令格式 | 第29-30页 |
| 5.2.2 指令系统设计 | 第30-31页 |
| 5.2.3 寻址方式 | 第31-33页 |
| 5.2.4 指令类型 | 第33-34页 |
| 5.3 本章小结 | 第34-35页 |
| 第六章 组合逻辑控制器的设计与实现 | 第35-57页 |
| 6.1 组合逻辑控制器的总体结构 | 第35-37页 |
| 6.1.1 组合逻辑控制器的设计思想 | 第35页 |
| 6.1.2 组合逻辑控制器的构成 | 第35-36页 |
| 6.1.3 组合逻辑控制器的实现方式 | 第36-37页 |
| 6.2 时序节拍电路设计 | 第37-43页 |
| 6.2.1 脉冲源电路 | 第38页 |
| 6.2.2 启停电路 | 第38-40页 |
| 6.2.3 时序节拍形成电路 | 第40-43页 |
| 6.3 指令译码器设计 | 第43-45页 |
| 6.3.1 指令译码器的基本原理 | 第43页 |
| 6.3.2 指令译码器的电路设计 | 第43-45页 |
| 6.4 组合逻辑电路设计 | 第45-52页 |
| 6.4.1 组合逻辑电路的设计思想 | 第45-46页 |
| 6.4.2 控制信号的节拍划分 | 第46-49页 |
| 6.4.3 控制信号的逻辑表达式 | 第49-51页 |
| 6.4.4 组合逻辑电路的设计 | 第51-52页 |
| 6.5 组合逻辑控制器设计 | 第52-56页 |
| 6.5.1 组合逻辑控制器电路设计 | 第52-54页 |
| 6.5.2 组合逻辑控制器接口配置 | 第54-56页 |
| 6.5.3 与微程序控制器性能比较 | 第56页 |
| 6.6 本章小结 | 第56-57页 |
| 第七章 整机平台的搭建与设计 | 第57-61页 |
| 7.1 模型机的组装调试 | 第57-58页 |
| 7.2 指令执行的操作过程 | 第58页 |
| 7.3 程序的执行验收情况 | 第58-60页 |
| 7.4 本章小结 | 第60-61页 |
| 第八章 结论 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 附录A | 第65-66页 |
| 附录B | 第66-68页 |
| 附录C | 第68-70页 |
| 附录D | 第70-71页 |
| 附录E | 第71-73页 |
| 攻读学位期间所取得的相关科研成果 | 第73-75页 |
| 致谢 | 第75页 |
