| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究的目的与意义 | 第16-17页 |
| 1.2 国内外研究动态 | 第17-18页 |
| 1.3 论文的结构安排 | 第18-20页 |
| 第二章 模数转换器的概述 | 第20-32页 |
| 2.1 ADC的基本概念 | 第20-21页 |
| 2.2 ADC的主要特性指标 | 第21-26页 |
| 2.2.1 分辨率 | 第21页 |
| 2.2.2 静态特性指标 | 第21-23页 |
| 2.2.3 动态特性指标 | 第23-26页 |
| 2.3 ADC的主要结构对比 | 第26-30页 |
| 2.3.1 Flash ADC | 第26-27页 |
| 2.3.2 Pipeline ADC | 第27-28页 |
| 2.3.3 SAR ADC | 第28-29页 |
| 2.3.4 Σ-Δ ADC | 第29-30页 |
| 2.4 小结 | 第30-32页 |
| 第三章 SAR ADC的关键技术 | 第32-52页 |
| 3.1 采样保持开关 | 第32-40页 |
| 3.1.1 传统MOS采样开关 | 第32-34页 |
| 3.1.2 采样开关的非理想效应 | 第34-39页 |
| 3.1.3 开关自举电路 | 第39-40页 |
| 3.2 D/A转换网络 | 第40-43页 |
| 3.2.1 电压定标型 | 第40-41页 |
| 3.2.2 电流定标型 | 第41页 |
| 3.2.3 电荷定标型 | 第41-43页 |
| 3.3 锁存比较器 | 第43-48页 |
| 3.3.1 锁存比较器的结构 | 第43-45页 |
| 3.3.2 比较器的特性 | 第45-48页 |
| 3.4 SAR控制逻辑 | 第48-50页 |
| 3.5 小结 | 第50-52页 |
| 第四章 一种10位 250MS/s SAR ADC | 第52-72页 |
| 4.1 整体构架 | 第52-53页 |
| 4.2 DAC电容阵列 | 第53-56页 |
| 4.3 自举开关 | 第56-58页 |
| 4.4 动态锁存比较器 | 第58-61页 |
| 4.5 异步时钟产生电路 | 第61-63页 |
| 4.6 SAR逻辑电路 | 第63-65页 |
| 4.7 版图实现与后仿真结果 | 第65-67页 |
| 4.7.1 版图设计与验证 | 第65-66页 |
| 4.7.2 ADC后仿真结果 | 第66-67页 |
| 4.8 SAR ADC测试 | 第67-71页 |
| 4.8.2 静态性能测试 | 第68-69页 |
| 4.8.3 动态性能测试 | 第69-71页 |
| 4.9 小结 | 第71-72页 |
| 第五章 总结与展望 | 第72-74页 |
| 5.1 工作总结 | 第72-73页 |
| 5.2 未来展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |