| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题来源及研究的目的和意义 | 第8页 |
| 1.2 SIGMA-DELTA 转换器发展概况 | 第8-11页 |
| 1.2.1 国外发展概况 | 第9页 |
| 1.2.2 国内发展概况 | 第9-10页 |
| 1.2.3 高精度 Sigma-Delta ADC 的实现结构介绍 | 第10-11页 |
| 1.3 本文研究内容 | 第11-12页 |
| 第2章 Sigma-DeltaADC 工作原理及系统级设计 | 第12-22页 |
| 2.1 SIGMA-DELTA ADC 结构及工作原理 | 第12-16页 |
| 2.1.1 抗混叠滤波器 | 第12-13页 |
| 2.1.2 Sigma-Delta 调制器 | 第13-15页 |
| 2.1.3 数字滤波器 | 第15-16页 |
| 2.2 SIGMA-DELTA 调制器的系统级设计 | 第16-21页 |
| 2.3 本章小结 | 第21-22页 |
| 第3章 Sigma-DeltaADC 的电路实现 | 第22-45页 |
| 3.1 SIGMA-DELTA ADC 系统参数 | 第23页 |
| 3.2 SIGMA-DELTA ADC 的电路参数的确定 | 第23-29页 |
| 3.2.1 时钟频率与两相不交叠时间 | 第23-24页 |
| 3.2.2 电容值的设计 | 第24-25页 |
| 3.2.3 开关的设计 | 第25-26页 |
| 3.2.4 运放摆率的要求 | 第26页 |
| 3.2.5 运放增益带宽积的要求 | 第26-28页 |
| 3.2.6 运放增益的要求 | 第28-29页 |
| 3.3 SIGMA-DELTA ADC 子电路设计 | 第29-42页 |
| 3.3.1 环路滤波器 | 第29页 |
| 3.3.2 两相时钟模块 | 第29-30页 |
| 3.3.3 基准及偏置电路 | 第30-32页 |
| 3.3.4 运算放大器 | 第32-35页 |
| 3.3.5 模拟加法器 | 第35-36页 |
| 3.3.6 1-Bit 量化器 | 第36-37页 |
| 3.3.7 1-Bit DAC | 第37-38页 |
| 3.3.8 梳状滤波器 | 第38-39页 |
| 3.3.9 过载检测模块 | 第39-40页 |
| 3.3.10 分频电路 | 第40-41页 |
| 3.3.11 串行接口 | 第41-42页 |
| 3.4 SIGMA-DELTA ADC 前仿真结果及分析 | 第42-44页 |
| 3.5 本章小结 | 第44-45页 |
| 第4章 Sigma-DeltaADC 的版图设计 | 第45-50页 |
| 4.1 SIGMA-DELTA ADC 中模拟调制器版图设计 | 第45-47页 |
| 4.2 SIGMA-DELTA ADC 中数字滤波器版图设计 | 第47-48页 |
| 4.3 SIGMA-DELTA ADC 整体版图设计 | 第48-49页 |
| 4.4 SIGMA-DELTA ADC 晶体管级后仿真 | 第49页 |
| 4.5 本章小结 | 第49-50页 |
| 第5章 Sigma-DeltaADC 芯片测试 | 第50-57页 |
| 5.1 SIGMA-DELTA ADC 芯片 | 第50-52页 |
| 5.2 芯片测试方案 | 第52-53页 |
| 5.3 功能测试 | 第53-54页 |
| 5.4 性能测试 | 第54-56页 |
| 5.5 本章小结 | 第56-57页 |
| 结论 | 第57-58页 |
| 参考文献 | 第58-62页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第62-64页 |
| 致谢 | 第64页 |
