| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-16页 |
| 1.1 课题背景 | 第9-11页 |
| 1.2 软硬件协同验证技术 | 第11-12页 |
| 1.3 国内外研究现状 | 第12-15页 |
| 1.4 研究内容与组织结构 | 第15-16页 |
| 第2章 软硬件协同验证平台的设计方案 | 第16-24页 |
| 2.1 软硬件协同验证平台的结构与原理 | 第16-20页 |
| 2.1.1 软硬件协同验证平台的基本结构 | 第16-17页 |
| 2.1.2 硬件加速技术流程 | 第17-18页 |
| 2.1.3 软硬件协同验证平台加速原理 | 第18-20页 |
| 2.2 软硬件协同验证总体设计方案 | 第20-22页 |
| 2.3 基于 LEON3 平台的软硬件协同验证环境 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第3章 软硬件协同验证平台的设计实现 | 第24-43页 |
| 3.1 总体平台的建立与运行 | 第24-25页 |
| 3.2 PC 端设计 | 第25-29页 |
| 3.2.1 仿真模块设计 | 第26-27页 |
| 3.2.2 数据控制模块设计 | 第27-29页 |
| 3.3 FPGA 端设计 | 第29-36页 |
| 3.3.1 MicroBlaze | 第29-30页 |
| 3.3.2 MPMC | 第30-31页 |
| 3.3.3 时钟管理单元设计 | 第31-34页 |
| 3.3.4 协同仿真模块设计 | 第34-36页 |
| 3.4 以太网接口设计 | 第36-42页 |
| 3.4.1 以太网硬件 | 第37-38页 |
| 3.4.2 以太网驱动设计 | 第38-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第4章 软硬件协同验证平台的功能验证 | 第43-50页 |
| 4.1 基本功能验证 | 第43-47页 |
| 4.1.1 非流水级时序电路的验证 | 第43-45页 |
| 4.1.2 流水级时序电路的验证 | 第45-47页 |
| 4.1.3 组合逻辑电路的验证 | 第47页 |
| 4.2 基于 LEON3 平台的协同验证环境测试 | 第47-49页 |
| 4.3 本章小结 | 第49-50页 |
| 结论 | 第50-51页 |
| 参考文献 | 第51-54页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第54-56页 |
| 致谢 | 第56-57页 |
| 简历 | 第57页 |