基于伪随机序列的组合隐蔽信道的研究与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 隐蔽信道概念 | 第9-10页 |
| 1.3 研究意义 | 第10页 |
| 1.4 本文的主要内容 | 第10-11页 |
| 1.5 本文的组织架构和内容安排 | 第11-12页 |
| 2 相关知识和研究现状 | 第12-21页 |
| 2.1 隐蔽信道的存在条件及原因 | 第12-13页 |
| 2.1.1 隐蔽信道的存在条件 | 第12-13页 |
| 2.1.2 隐蔽信道的存在原因 | 第13页 |
| 2.2 隐蔽信道的分类 | 第13-16页 |
| 2.2.1 单机隐蔽信道与网络隐蔽信道 | 第13-14页 |
| 2.2.2 存储式隐蔽信道与时间式隐蔽信道 | 第14-15页 |
| 2.2.3 主动隐蔽信道与被动隐蔽信道 | 第15页 |
| 2.2.4 单一型隐蔽信道与复合型隐蔽信道 | 第15-16页 |
| 2.3 网络隐蔽信道的常见算法 | 第16-18页 |
| 2.3.1 存储式网络隐蔽信道的常见算法 | 第16-17页 |
| 2.3.2 时间式网络隐蔽信道的常见算法 | 第17-18页 |
| 2.4 现有隐蔽信道的检测技术 | 第18-19页 |
| 2.4.1 存储式隐蔽信道的检测算法 | 第18页 |
| 2.4.2 时间式隐蔽信道的检测算法 | 第18-19页 |
| 2.5 基于伪随机码的跳频技术原理 | 第19-20页 |
| 2.5.1 跳频通信概述 | 第19页 |
| 2.5.2 跳频技术的理论 | 第19-20页 |
| 2.6 本章小结 | 第20-21页 |
| 3 基于伪随机序列的组合隐蔽信道的设计思想 | 第21-30页 |
| 3.1 伪随机跳频序列概述 | 第21-22页 |
| 3.2 m序列的原理及实现方式 | 第22-23页 |
| 3.2.1 m序列的产生 | 第22-23页 |
| 3.2.2 m序列特性分析 | 第23页 |
| 3.3 隐蔽信道的选取 | 第23-25页 |
| 3.4 隐蔽信道跳变的同步性问题 | 第25-27页 |
| 3.4.1 跳频通信的同步要求 | 第25-26页 |
| 3.4.2 跳频通信的同步方法 | 第26-27页 |
| 3.5 隐蔽信道的熵检测 | 第27-28页 |
| 3.5.1 嫡的定义 | 第27页 |
| 3.5.2 熵值检测 | 第27-28页 |
| 3.6 抗检测性改进 | 第28-29页 |
| 3.6.1 稀疏嵌入思想 | 第28-29页 |
| 3.6.2 嵌入率 | 第29页 |
| 3.7 本章小结 | 第29-30页 |
| 4. 伪随机序列的组合隐蔽信道的研究与实现 | 第30-42页 |
| 4.1 伪随机序列族的构造 | 第30页 |
| 4.2 四类隐蔽信道的详细设计 | 第30-35页 |
| 4.2.1 IPCTC隐蔽信道 | 第30-31页 |
| 4.2.2 TRCTC隐蔽信道 | 第31-32页 |
| 4.2.3 JitterBug隐蔽信道 | 第32-34页 |
| 4.2.4 RDCTC隐蔽信道 | 第34-35页 |
| 4.3 同步方式的详细设计 | 第35-41页 |
| 4.3.1 同步标志位的选择 | 第36-37页 |
| 4.3.2 同步的方式 | 第37-38页 |
| 4.3.3 初始同步算法设计 | 第38-39页 |
| 4.3.4 切换同步算法设计 | 第39-40页 |
| 4.3.5 收发双方同步通信流程 | 第40-41页 |
| 4.4 本章小结 | 第41-42页 |
| 5 实验与分析 | 第42-52页 |
| 5.1 实验环境介绍 | 第42-45页 |
| 5.1.1 实验的硬件环境 | 第42-43页 |
| 5.1.2 实验的软件环境 | 第43-45页 |
| 5.2 抗检测性分析 | 第45-49页 |
| 5.2.1 熵抚平算法思路 | 第45-46页 |
| 5.2.2 熵抚平算法描述 | 第46-48页 |
| 5.2.3 熵值检测结果 | 第48页 |
| 5.2.4 同步方式的调整 | 第48-49页 |
| 5.3 隐蔽信道的传输速率 | 第49-50页 |
| 5.4 隐蔽信道的传输正确率 | 第50-51页 |
| 5.5 隐蔽性分析 | 第51页 |
| 5.6 本章小结 | 第51-52页 |
| 6 总结与展望 | 第52-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-59页 |
| 附录 | 第59页 |
