| 第一章 引言 | 第1-15页 |
| §1．1 高清晰度电视 | 第7-11页 |
| §1．1．1 模拟高清晰度电视 | 第7-8页 |
| §1．1．2 数字高清晰度电视 | 第8-10页 |
| §1．1．3 数字高清晰度电视在中国的发展状况 | 第10-11页 |
| §1．2 HDTV地面传输系统方案 | 第11-12页 |
| §1．3 现代ASIC设计方法简介 | 第12-14页 |
| §1．4 可测试设计 | 第14-15页 |
| §1．4．1 芯片测试的重要性 | 第14页 |
| §1．4．2 可测试设计的目标 | 第14-15页 |
| 第二章 芯片测试与故障 | 第15-28页 |
| §2．1 芯片测试的重要性 | 第15-17页 |
| §2．2 深亚微米工艺下芯片测试的问题 | 第17-22页 |
| §2．2．1 制造缺陷 | 第18页 |
| §2．2．2 工艺容差 | 第18-19页 |
| §2．2．3 设计容差 | 第19页 |
| §2．2．4 测试目标 | 第19-21页 |
| §2．2．5 总结 | 第21-22页 |
| §2．3 物理故障与故障模型 | 第22-24页 |
| §2．4 STUCK-AT故障模型与逻辑故障 | 第24-28页 |
| 第三章 SAF故障检测 | 第28-37页 |
| §3．1 SAF检测 | 第28页 |
| §3．2 SAF检测原理 | 第28-31页 |
| §3．3 故障坍缩 | 第31-33页 |
| §3．4 不可测故障与故障覆盖率 | 第33-34页 |
| §3．5 时序电路的问题 | 第34-37页 |
| 第四章 基于扫描链的测试解决方案 | 第37-53页 |
| §4．1 可测性 | 第37页 |
| §4．2 扫描链 | 第37-39页 |
| §4．2．1 可扫描触发器 | 第38-39页 |
| §4．2．2 扫描链的构造 | 第39页 |
| §4．3 扫描测试时序 | 第39-45页 |
| §4．3．1 测试设备 | 第40-42页 |
| §4．3．2 扫描测试时序 | 第42-45页 |
| §4．4 计及扫描链影响的逻辑综合 | 第45-53页 |
| §4．4．1 扫描链对电路性能的影响 | 第45-46页 |
| §4．4．2 一遍通过的逻辑综合 | 第46-49页 |
| §4．4．3 扫描链可测试设计的实际应用 | 第49-53页 |
| 第五章 边界扫描测试解决方案 | 第53-69页 |
| §5．1 边界扫描测试目的 | 第53-55页 |
| §5．2 边界扫描测试原理 | 第55-59页 |
| §5．2．1 边界扫描单元 | 第55页 |
| §5．2．2 边界扫描单元的并行模式 | 第55-56页 |
| §5．2．3 边界扫描单元的串行模式 | 第56-57页 |
| §5．2．4 边界扫描结构 | 第57页 |
| §5．2．5 边界扫描的板级芯片互联 | 第57-59页 |
| §5．3 IEEEll49．1协议 | 第59-66页 |
| §5．3．1 指令寄存器 | 第60-63页 |
| §5．3．2 测试端口 | 第63页 |
| §5．3．3 控制信号 | 第63-64页 |
| §5．3．4 TAP控制器的有限状态机 | 第64页 |
| §5．3．5 旁路寄存器和身份识别寄存器 | 第64-65页 |
| §5．3．6 边界扫描寄存器 | 第65-66页 |
| §5．4 边界扫描的实际应用 | 第66-69页 |
| §5．4．1 边界扫描单元的硬件电路 | 第66-68页 |
| §5．4．2 TAP控制器的硬件电路 | 第68-69页 |
| 第六章 ATSC—8VSB芯片的可测试设计 | 第69-79页 |
| §6．1 ATSC-8VSB芯片功能模块 | 第69-70页 |
| §6．2 ATSC-8VSB芯片的可测试设计实现 | 第70-79页 |
| §6．2．1 ATSC-8VSB信道接收芯片可测试设计总流程 | 第70-71页 |
| §6．2．2 计及扫描链影响的逻辑综合 | 第71-72页 |
| §6．2．3 基于扫描链的测试解决方案的实现 | 第72-73页 |
| §6．2．4 边界扫描测试解决方案的实现 | 第73-79页 |
| 全文总结 | 第79-81页 |
| 参考文献 | 第81-84页 |
| 作者攻读硕士学位期间发表的论文 | 第84页 |
| 作者攻读硕士学位期间参加的科研工作 | 第84-85页 |
| 致谢 | 第85页 |