| 第一章 绪论 | 第1-12页 |
| 1．1 研究的背景 | 第7页 |
| 1．2 SOC与IP技术 | 第7-8页 |
| 1．3 国外微控制器的发展概括 | 第8-10页 |
| 1．4 国内微控制器的发展和使命 | 第10-11页 |
| 1．5 论文的主要内容 | 第11-12页 |
| 第二章 设计方法与设计流程 | 第12-21页 |
| 2．1 数字系统高层次设计 | 第12-20页 |
| 2．1．1 高层次综合、模拟及测试设计技术 | 第12-15页 |
| 2．1．2 自顶向下设计方法与设计流程 | 第15-18页 |
| 2．1．3 硬件描述语言 | 第18-19页 |
| 2．1．4 高层次设计技术优点 | 第19-20页 |
| 2．2 MCU IP核设计流程 | 第20-21页 |
| 第三章 MCU IP核结构设计与指令集分析 | 第21-29页 |
| 3．1 微控制器的硬件结构 | 第21-23页 |
| 3．2 微控制器的架构 | 第23-25页 |
| 3．2．1 概述 | 第23页 |
| 3．2．2 时序图和指令周期 | 第23-24页 |
| 3．2．3 MCU IP核结构设计 | 第24-25页 |
| 3．3 指令系统 | 第25-29页 |
| 3．3．1 指令类型 | 第26页 |
| 3．3．2 寻址方式 | 第26-27页 |
| 3．3．3 指令格式 | 第27-29页 |
| 第四章 MCU IP核模块电路的设计 | 第29-43页 |
| 4．1 时钟产生电路模块(Phrase Clock) | 第29-30页 |
| 4．2 指令译码器 | 第30-32页 |
| 4．3 算数逻辑运算单元ALU | 第32-35页 |
| 4．4 存储器设计 | 第35-37页 |
| 4．5 数据选择器 | 第37-38页 |
| 4．6 程序计数器(PC)和堆栈 | 第38-39页 |
| 4．7 特殊寄存器 | 第39-42页 |
| 4．8 I/O模块 | 第42-43页 |
| 第五章 MCU IP核的FPGA仿真与综合 | 第43-55页 |
| 5．1 仿真和综合概述 | 第43页 |
| 5．2 功能仿真 | 第43-44页 |
| 5．3 逻辑综合 | 第44-46页 |
| 5．4 布局布线 | 第46-47页 |
| 5．5 时序仿真 | 第47-48页 |
| 5．6 仿真策略及仿真图 | 第48-53页 |
| 5．7 仿真体会 | 第53-54页 |
| 5．8 功能和性能的评价 | 第54-55页 |
| 第六章 总结与展望 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 致谢 | 第58-59页 |
| 读研期间发表的学术论文 | 第59-60页 |