| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 引言 | 第9-11页 |
| ·课题背景和意义 | 第9页 |
| ·研究工作的主要内容 | 第9-10页 |
| ·论文各部分主要内容 | 第10-11页 |
| 第2章 数字集成电路低功耗设计技术分析 | 第11-25页 |
| ·设计空间 | 第11-12页 |
| ·低功耗设计方法与技术 | 第12-22页 |
| ·工艺级低功耗设计和优化技术 | 第12-13页 |
| ·版图级低功耗设计和优化技术 | 第13-14页 |
| ·门级低功耗设计和优化技术 | 第14-17页 |
| ·结构（RTL）级低功耗设计和优化技术 | 第17-19页 |
| ·系统级低功耗设计和优化技术 | 第19-22页 |
| ·一种ASIC 功耗优化设计流程 | 第22-25页 |
| 第3章 门控时钟技术的ASIC 设计 | 第25-31页 |
| ·寄存器门控时钟技术原理 | 第25-26页 |
| ·寄存器门控时钟技术的ASIC 实现 | 第26-29页 |
| ·Power Compiler 门控时钟插入流程 | 第27-28页 |
| ·可测性设计 | 第28-29页 |
| ·时序问题 | 第29页 |
| ·功耗优化结果 | 第29-30页 |
| ·需要进一步改进的地方 | 第30-31页 |
| 第4章 总线翻转技术研究及设计 | 第31-46页 |
| ·总线翻转技术 | 第31-42页 |
| ·基于汉明距离的总线翻转技术 | 第31-37页 |
| ·基于权的总线翻转技术 | 第37-39页 |
| ·总线翻转法的最优性 | 第39-40页 |
| ·两种总线翻转方法的比较 | 第40-41页 |
| ·总线分割 | 第41-42页 |
| ·部分总线翻转法 | 第42-44页 |
| ·分解总线翻转法 | 第44-45页 |
| ·总线编码技术BI、PBI、DBI 的比较 | 第45-46页 |
| 第5章 多电压功耗优化的ASIC 设计 | 第46-75页 |
| ·多电压调度技术简介 | 第47-55页 |
| ·变电压调度技术（Raje 和Sarrafzaden 提出） | 第47-49页 |
| ·基于ILP 的算法 | 第49-52页 |
| ·启发式调度算法 | 第52-55页 |
| ·DVS 功耗优化技术 | 第55-59页 |
| ·DVS 问题描述 | 第56-57页 |
| ·最优V_(DDL) 的选取 | 第57-59页 |
| ·电平转换器的设计 | 第59-62页 |
| ·DVS 版图设计技术 | 第62-64页 |
| ·DVS 设计流程 | 第64-68页 |
| ·Power Compiler 进行DVS 逻辑综合的原理 | 第65-66页 |
| ·DVS 逻辑综合流程 | 第66-67页 |
| ·DVS 设计流程 | 第67-68页 |
| ·umc 0.18 工艺的DVS 标准单元库的制作 | 第68-73页 |
| ·Synopsys 多电压库建模语法 | 第68-70页 |
| ·DVS 库的建模 | 第70-71页 |
| ·DVS 标准单元库的制作流程 | 第71-73页 |
| ·ISCAS95 基准电路的DVS 功耗优化结果 | 第73-75页 |
| 第6章 低功耗技术在RISC 微处理器中的应用 | 第75-78页 |
| ·RISC 微处理器结构简介 | 第75-76页 |
| ·低功耗RISC 微处理器的版图结果 | 第76-78页 |
| 第7章 低功耗JPEG2000 编码芯片的ASIC 实现 | 第78-84页 |
| ·JPEG2000 技术简介 | 第78-79页 |
| ·JPEG2000 的算法特点 | 第79-81页 |
| ·JPEG2000 功耗优化结果 | 第81页 |
| ·JPEG2000 的ASIC 版图设计 | 第81-84页 |
| 第8 章结论 | 第84-85页 |
| ·本论文完成的工作 | 第84页 |
| ·本论文课题的进一步研究方向 | 第84-85页 |
| 参考文献 | 第85-91页 |
| 致谢 | 第91页 |
| 声 明 | 第91-92页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第92页 |
