| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·多核技术的发展 | 第10-11页 |
| ·多核技术难点 | 第11-12页 |
| ·片上通信的架构模型设计 | 第11-12页 |
| ·片上通信的互连组织层次设计 | 第12页 |
| ·本文主要工作 | 第12-13页 |
| ·本文组织结构 | 第13-14页 |
| 第二章 多核处理器关键技术选择 | 第14-26页 |
| ·IP核复用技术 | 第14-15页 |
| ·IP核复用技术的优势 | 第14页 |
| ·IP核的分类 | 第14-15页 |
| ·IP核的基本特征 | 第15页 |
| ·处理器核的选取 | 第15-19页 |
| ·处理器核的比较 | 第15-16页 |
| ·Nios Ⅱ处理器核概述 | 第16-17页 |
| ·Nios Ⅱ处理器核总线接口描述 | 第17-18页 |
| ·Nios Ⅱ处理器核工作模式 | 第18-19页 |
| ·片上总线的选择 | 第19-26页 |
| ·Avalon总线概述 | 第20-21页 |
| ·Avalon传输模式 | 第21-23页 |
| ·Avalon传输分类 | 第23-25页 |
| ·Avalon地址对齐 | 第25-26页 |
| 第三章 多核处理器的总体结构设计 | 第26-36页 |
| ·多核处理器的结构设计 | 第26-28页 |
| ·同构与异构的比较 | 第26页 |
| ·系统结构设计 | 第26-27页 |
| ·存储器编址 | 第27-28页 |
| ·片上通信架构设计 | 第28-32页 |
| ·处理器通信机制设计 | 第28-29页 |
| ·片上总线设计 | 第29-32页 |
| ·全局总线各模块的设计 | 第32-36页 |
| ·通信控制器 | 第32-34页 |
| ·资源管理器 | 第34-35页 |
| ·共享存储器 | 第35-36页 |
| 第四章 设计方法与开发流程 | 第36-40页 |
| ·基于IP复用的设计方法 | 第36页 |
| ·开发工具的选取 | 第36页 |
| ·输入方式的选取 | 第36-37页 |
| ·原理图输入方式 | 第37页 |
| ·HDL(Hardware Description Language)输入方式 | 第37页 |
| ·设计流程 | 第37-39页 |
| ·验证芯片的选择 | 第39-40页 |
| 第五章 系统各模块的设计与实现 | 第40-58页 |
| ·局部存储器模块的设计与实现 | 第40-44页 |
| ·存储器设计 | 第40-41页 |
| ·局部总线接口模块 | 第41-44页 |
| ·总线桥的设计与实现 | 第44-51页 |
| ·总线桥端口信号设计 | 第44-47页 |
| ·总线桥端口时序 | 第47-49页 |
| ·总线桥状态机设计 | 第49-51页 |
| ·通信控制器的设计与实现 | 第51-53页 |
| ·资源管理器的设计与实现 | 第53-55页 |
| ·共享存储器模块的设计与实现 | 第55-58页 |
| ·共享存储器设计 | 第55-56页 |
| ·全局总线接口模块 | 第56-58页 |
| 第六章 系统仿真与验证 | 第58-66页 |
| ·测试系统以及测试工具的介绍 | 第58页 |
| ·系统RTL仿真测试 | 第58-62页 |
| ·局部总线测试 | 第58-60页 |
| ·总线桥测试 | 第60-61页 |
| ·全局总线测试 | 第61页 |
| ·系统整体测试 | 第61-62页 |
| ·系统FPGA验证 | 第62-65页 |
| ·FPGA验证的优点 | 第62-63页 |
| ·FPGA验证流程 | 第63-65页 |
| ·小结 | 第65-66页 |
| 第七章 结束语 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 致谢 | 第70-71页 |
| 攻读硕士期间发表的论文 | 第71页 |