| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-12页 |
| ·多核处理器设计的必要性 | 第10页 |
| ·多核处理器设计可行性分析 | 第10-11页 |
| ·论文的组织结构 | 第11-12页 |
| 第二章 WEBIT SYSTEM处理器核相关技术 | 第12-24页 |
| ·FPGA技术 | 第12-15页 |
| ·软件平台 | 第13页 |
| ·FPGA设计流程 | 第13-15页 |
| ·验证芯片选择 | 第15-16页 |
| ·片上多核处理器设计面临的挑战 | 第16页 |
| ·MC8051 IP Core特征介绍 | 第16-19页 |
| ·Webit System的设计意义及发展历程 | 第19-24页 |
| 第三章 WEBIT SYSTEM中多处理器互联设计 | 第24-42页 |
| ·互联体系结构设计 | 第25-34页 |
| ·多处理器互联拓扑结构 | 第25-26页 |
| ·处理器间互联 | 第26-28页 |
| ·控制交换部分设计 | 第28-29页 |
| ·处理器网络接口 | 第29-30页 |
| ·交换和路由 | 第30-34页 |
| ·内存结构与缓存一致性 | 第34-42页 |
| ·事务型内存 | 第36-37页 |
| ·缓存替换策略 | 第37-39页 |
| ·Webit System中Cache替换策略 | 第39-40页 |
| ·缓存管理 | 第40-42页 |
| 第四章 WEBIT SYSTEM中多处理器设计实现 | 第42-56页 |
| ·处理器裁减 | 第42-48页 |
| ·定时器、计数器及串行口裁减 | 第42-43页 |
| ·添加处理器间数据通信指令 | 第43-45页 |
| ·段寄存器实现 | 第45-46页 |
| ·处理器工作空间保护 | 第46-47页 |
| ·处理器启动 | 第47-48页 |
| ·处理器访存总线实现 | 第48-49页 |
| ·访存总线结构及实现 | 第48-49页 |
| ·总线访问优先级控制实现 | 第49页 |
| ·Webit System中Cache一致性实现 | 第49-53页 |
| ·共享内存替换 | 第50页 |
| ·Cache块替换策略 | 第50-52页 |
| ·Cache优化 | 第52-53页 |
| ·外存接口及内部存储器 | 第53-56页 |
| ·外部存储器接口模块的设计与实现 | 第53-55页 |
| ·片内存储器RAM的实现 | 第55-56页 |
| 第五章 逻辑仿真及性能分析 | 第56-62页 |
| ·仿真工具以及仿真方法 | 第56页 |
| ·仿真内容与仿真结果 | 第56-58页 |
| ·CPU功能仿真 | 第57页 |
| ·Cache调度策略仿真波形 | 第57-58页 |
| ·定时器/计数器0/1功能仿真 | 第58页 |
| ·系统测试 | 第58-62页 |
| ·Cache调度策略功能仿真测试 | 第58-60页 |
| ·单核与多核仿真测试比较 | 第60-62页 |
| 第六章 结束语 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 攻读硕士期间发表的论文 | 第68页 |