SoC测试中的低功耗与数据压缩方法研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 致谢 | 第8-13页 |
| 第一章 绪论 | 第13-20页 |
| ·研究的背景和意义 | 第13-15页 |
| ·国内外研究现状 | 第15-18页 |
| ·低功耗测试的研究现状 | 第15-16页 |
| ·测试数据压缩的研究现状 | 第16-18页 |
| ·课题来源 | 第18页 |
| ·本文的创新点和结构安排 | 第18-20页 |
| 第二章 SoC测试方法 | 第20-37页 |
| ·测试概述 | 第20-25页 |
| ·测试的意义 | 第20-21页 |
| ·故障模型 | 第21-22页 |
| ·故障模拟 | 第22-23页 |
| ·测试向量生成 | 第23-25页 |
| ·可测性设计 | 第25-28页 |
| ·扫描设计 | 第25-27页 |
| ·内建自测试 | 第27-28页 |
| ·SoC测试结构模型 | 第28-29页 |
| ·IEEE P1500标准 | 第29-32页 |
| ·可扩展的核测试结构 | 第30-31页 |
| ·核测试语言CTL | 第31-32页 |
| ·低功耗测试技术 | 第32-34页 |
| ·测试数据压缩技术 | 第34-37页 |
| 第三章 基于选择触发的低功耗扫描链结构 | 第37-46页 |
| ·概述 | 第37-38页 |
| ·扩展的加权跳变制模型 | 第38-39页 |
| ·选择触发的扫描链结构 | 第39-41页 |
| ·降低功耗 | 第41-42页 |
| ·测试向量排序 | 第42-44页 |
| ·实验结果 | 第44页 |
| ·本章小结 | 第44-46页 |
| 第四章 基于连续和交替序列编码的测试数据压缩 | 第46-56页 |
| ·概述 | 第46页 |
| ·预备知识 | 第46-49页 |
| ·连续和交替序列 | 第49-51页 |
| ·编码实例 | 第51页 |
| ·算法描述 | 第51-52页 |
| ·解压结构 | 第52-54页 |
| ·实验结果 | 第54页 |
| ·本章小结 | 第54-56页 |
| 第五章 总结与展望 | 第56-58页 |
| ·全文总结 | 第56-57页 |
| ·工作展望 | 第57-58页 |
| 参考文献 | 第58-63页 |
| 攻读硕士学位期间撰写的论文 | 第63页 |
| 研究生阶段参加的项目 | 第63页 |
