| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| ·课题研究背景 | 第12-14页 |
| ·国内外相关研究 | 第14-15页 |
| ·课题主要工作及研究成果 | 第15-16页 |
| ·课题主要工作 | 第15页 |
| ·课题研究成果 | 第15-16页 |
| ·论文的组织结构 | 第16-17页 |
| 第二章 DDR3 SDRAM 控制器及DLL 相关理论研究 | 第17-25页 |
| ·DDR3 SDRAM 控制器 | 第17-21页 |
| ·DLL 基本结构 | 第21-23页 |
| ·DLL 系统分析 | 第23-24页 |
| ·DLL 稳定性问题 | 第23-24页 |
| ·DLL 噪声分析 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第三章 JESD79-3A 标准对DLL 的性能指标的要求分析 | 第25-31页 |
| ·DDR3 SDRAM 控制器物理层分析 | 第25-28页 |
| ·DLL 性能指标的确定 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 DDR3 SDRAM 控制器物理层中DLL 核心电路设计 | 第31-49页 |
| ·DLL 总体结构 | 第31-32页 |
| ·压控延迟线 | 第32-39页 |
| ·压控延迟单元种类 | 第32-35页 |
| ·压控延迟单元的设计实现 | 第35-36页 |
| ·压控延迟线的调节范围 | 第36页 |
| ·压控延迟线的调节线性度 | 第36-37页 |
| ·压控延迟线的设计 | 第37-39页 |
| ·鉴相器 | 第39-42页 |
| ·鉴相器的性能指标 | 第39-40页 |
| ·鉴相器的设计 | 第40-42页 |
| ·电荷泵 | 第42-47页 |
| ·电荷泵分类 | 第43-44页 |
| ·电荷泵的非理想性 | 第44-45页 |
| ·电荷泵的设计 | 第45-47页 |
| ·环路滤波器 | 第47-48页 |
| ·环路滤波器分类 | 第47页 |
| ·环路滤波器的设计 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 DDR3 SDRAM 控制器物理层中DLL 版图设计和仿真 | 第49-59页 |
| ·DLL 版图设计考虑的因素 | 第49-50页 |
| ·DLL 核心电路的版图设计 | 第50-58页 |
| ·压控延迟线的版图设计 | 第50-52页 |
| ·鉴相器的版图设计 | 第52-53页 |
| ·电荷泵的版图设计 | 第53-54页 |
| ·电阻电容的版图设计 | 第54页 |
| ·整体版图的布局 | 第54-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 结束语 | 第59-61页 |
| ·本文工作总结 | 第59-60页 |
| ·未来工作展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 作者在学期间取得的学术成果 | 第65页 |
