音频叠加信号的直接数据合成方法研究
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题研究的背景和意义 | 第10-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 本文研究的主要内容 | 第14-16页 |
| 第2章 基于数字逻辑的信号建模与叠加 | 第16-29页 |
| 2.1 基础波形信号的数字逻辑建模 | 第16-22页 |
| 2.1.1 周期正弦波信号 | 第16-17页 |
| 2.1.2 周期三角波信号 | 第17-20页 |
| 2.1.3 周期脉冲信号 | 第20-21页 |
| 2.1.4 周期分段线性函数波形信号 | 第21-22页 |
| 2.2 叠加信号的函数表达式 | 第22-25页 |
| 2.3 叠加信号的直接数据合成方案 | 第25-27页 |
| 2.4 系统硬件方案确立 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第3章 叠加信号的直接据合成方法优化 | 第29-43页 |
| 3.1 直接数据合成方法分析 | 第29-37页 |
| 3.1.1 理想情况下DDS的频谱特性 | 第29-31页 |
| 3.1.2 非理想情况下DDS的频谱特性 | 第31-36页 |
| 3.1.3 DDS杂散抑制方法 | 第36-37页 |
| 3.2 分量参数优化 | 第37-40页 |
| 3.3 幅度权重优化 | 第40-41页 |
| 3.4 本章小结 | 第41-43页 |
| 第4章 音频叠加信号的直接数据合成实现 | 第43-59页 |
| 4.1 硬件总体结构 | 第43-44页 |
| 4.1.1 音频信号 | 第43页 |
| 4.1.2 系统总体结构设计 | 第43-44页 |
| 4.2 单元电路设计 | 第44-49页 |
| 4.2.1 FPGA时钟和配置电路设计 | 第44-45页 |
| 4.2.2 AD9762 数模转换电路设计 | 第45-47页 |
| 4.2.3 差分转单端电路设计 | 第47-48页 |
| 4.2.4 低通滤波及运算放大电路 | 第48-49页 |
| 4.3 FPGA内部的逻辑实现 | 第49-54页 |
| 4.3.1 相位累加器的设计 | 第49-50页 |
| 4.3.2 波形存储器的设计 | 第50页 |
| 4.3.3 分量波形逻辑电路 | 第50-53页 |
| 4.3.4 分量波形叠加逻辑电路 | 第53-54页 |
| 4.4 电路结果分析 | 第54-58页 |
| 4.4.1 编译结果 | 第54-55页 |
| 4.4.2 电路参数计算与误差分析 | 第55-58页 |
| 4.5 本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 攻读学位期间发表的学术成果 | 第64-65页 |
| 致谢 | 第65页 |
