首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

高频信号测量解算FPGA逻辑电路的验证方法研究

摘要第5-6页
ABSTRACT第6-7页
符号对照表第11-12页
缩略语对照表第12-15页
第一章 绪论第15-19页
    1.1 课题研究背景第15页
    1.2 国内外研究现状第15-17页
    1.3 本文研究内容第17-18页
    1.4 本文章节安排第18-19页
第二章 UVM验证方法学的研究第19-33页
    2.1 System Verilog简介第19-20页
    2.2 UVM验证概述第20-21页
    2.3 UVM验证平台第21-24页
    2.4 UVM中的关键机制第24-30页
        2.4.1 UVM中的Factory机制第24-26页
        2.4.2 UVM中的Phase机制第26-27页
        2.4.3 UVM中的Config_db机制第27-28页
        2.4.4 UVM中的Port机制第28-29页
        2.4.5 UVM中的Sequence机制第29-30页
    2.5 UVM中的寄存器模型第30-31页
    2.6 本章小结第31-33页
第三章 FPGA逻辑电路功能分析与验证策略第33-47页
    3.1 FPGA逻辑电路结构及功能第33-39页
    3.2 电路测试点分解第39-40页
    3.3 验证思想策略第40-45页
        3.3.1 验证平台应具备的特性第41-43页
        3.3.2 功能验证结果分析第43-44页
        3.3.3 功能覆盖率导向第44-45页
    3.4 本章小结第45-47页
第四章 FPGA逻辑电路验证平台的设计与实现第47-69页
    4.1 验证平台的总体架构第47-52页
    4.2 验证组件的实现第52-64页
        4.2.1 transaction的设计第52-53页
        4.2.2 virtual sequence的设计第53-55页
        4.2.3 真实sequencer的设计第55页
        4.2.4 driver的设计第55-59页
        4.2.5 monitor与scoreboard的设计第59-60页
        4.2.6 agent封装第60-62页
        4.2.7 功能覆盖率设置第62页
        4.2.8 env,base_test以及顶层搭建第62-64页
    4.3 RGM模型建立第64-66页
    4.4 断言的实现第66-67页
    4.5 本章小结第67-69页
第五章 测试用例与仿真结果第69-79页
    5.1 验证环境第69-71页
    5.2 测试用例与验证结果第71-77页
        5.2.1 寄存器访问验证第71-73页
        5.2.2 RX_JESD204B接口验证第73-75页
        5.2.3 系统工作状态与解算结果验证第75-77页
    5.3 覆盖率分析第77-78页
    5.4 本章小结第78-79页
第六章 总结与展望第79-81页
    6.1 总结第79页
    6.2 展望第79-81页
参考文献第81-83页
致谢第83-85页
作者简介第85-86页

论文共86页,点击 下载论文
上一篇:基于Perl和Verilog-A的随机故障注入技术研究
下一篇:高速低功耗二分频器与三模预分频器的设计