| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 缩略语表 | 第14-15页 |
| 第1章 绪论 | 第15-21页 |
| 1.1 课题背景与意义 | 第15-16页 |
| 1.1.1 课题背景 | 第15-16页 |
| 1.1.2 课题意义 | 第16页 |
| 1.2 国内外研究现状 | 第16-18页 |
| 1.3 研究内容与设计指标 | 第18页 |
| 1.3.1 研究内容 | 第18页 |
| 1.3.2 设计指标 | 第18页 |
| 1.4 论文组织 | 第18-21页 |
| 第2章 镜像抑制接收机中频率综合器的基本理论与结构设计 | 第21-43页 |
| 2.1 镜像频率 | 第21页 |
| 2.2 镜像抑制 | 第21-23页 |
| 2.2.1 镜像抑制滤波器 | 第22页 |
| 2.2.2 零中频接收机 | 第22-23页 |
| 2.2.3 低中频接收机 | 第23页 |
| 2.3 正交(I/Q)信号的产生 | 第23-25页 |
| 2.3.1 RC-CR网络 | 第23-24页 |
| 2.3.2 分频器 | 第24页 |
| 2.3.3 正交LC振荡器 | 第24-25页 |
| 2.4 锁相环型频率综合器 | 第25-26页 |
| 2.4.1 基本工作原理 | 第25-26页 |
| 2.4.2 整数频率综合器与分数频率综合器的区别 | 第26页 |
| 2.5 分数频率综合器的基本结构 | 第26-33页 |
| 2.5.1 鉴频鉴相器和电荷泵 | 第27页 |
| 2.5.2 环路滤波器 | 第27-28页 |
| 2.5.3 压控振荡器 | 第28-30页 |
| 2.5.4 整数分频器 | 第30-31页 |
| 2.5.5 Δ-Σ调制器 | 第31-33页 |
| 2.6 分数频率综合器的理论模型 | 第33-40页 |
| 2.6.1 线性小信号模型 | 第33-34页 |
| 2.6.2 相位噪声模型 | 第34-37页 |
| 2.6.3 毛刺 | 第37-39页 |
| 2.6.4 锁定时间 | 第39页 |
| 2.6.5 输出频率范围 | 第39页 |
| 2.6.6 频率分辨率 | 第39-40页 |
| 2.7 本课题分数频率综合器的系统结构 | 第40页 |
| 2.8 本章小结 | 第40-43页 |
| 第3章 正交二分频器的设计与仿真分析 | 第43-63页 |
| 3.1 正交二分频器的原理分析 | 第43-45页 |
| 3.1.1 D锁存器 | 第43-44页 |
| 3.1.2 主从锁存器 | 第44页 |
| 3.1.3 主从锁存器的稳定性 | 第44-45页 |
| 3.2 正交二分频器的结构选取 | 第45-50页 |
| 3.2.1 传输门主从锁存器 | 第46页 |
| 3.2.2 时钟控制CMOS主从锁存器 | 第46-47页 |
| 3.2.3 共源共栅电压切换逻辑主从锁存器 | 第47-48页 |
| 3.2.4 真单相时钟主从锁存器 | 第48-49页 |
| 3.2.5 电流模型主从锁存器 | 第49-50页 |
| 3.3 正交二分频器的电路设计 | 第50-53页 |
| 3.3.1 基本差动放大器 | 第50-51页 |
| 3.3.2 低功耗正交二分频器电路 | 第51-52页 |
| 3.3.3 缓冲级 | 第52-53页 |
| 3.4 正交二分频器的前仿真验证 | 第53-55页 |
| 3.4.1 正交二分频器的功能仿真 | 第53-54页 |
| 3.4.2 正交二分频器的相位误差仿真 | 第54-55页 |
| 3.5 正交二分频器的版图设计 | 第55-60页 |
| 3.5.1 工艺规则 | 第56页 |
| 3.5.2 器件匹配 | 第56-57页 |
| 3.5.3 浅沟槽隔离应力效应 | 第57-59页 |
| 3.5.4 闩锁效应与保护环 | 第59页 |
| 3.5.5 版图设计 | 第59-60页 |
| 3.6 正交二分频器的后仿真验证 | 第60-61页 |
| 3.7 本章小结 | 第61-63页 |
| 第4章 16/16.5/17三模预分频器的设计与仿真分析 | 第63-85页 |
| 4.1 双模预分频器 | 第63-69页 |
| 4.1.1 工作原理 | 第63-64页 |
| 4.1.2 最小连续分频比 | 第64-65页 |
| 4.1.3 N/N+0.5双模预分频器 | 第65-66页 |
| 4.1.4 基于动态电路技术的双模预分频器 | 第66-68页 |
| 4.1.5 基于相位切换技术的双模预分频器 | 第68-69页 |
| 4.2 三模预分频器 | 第69-73页 |
| 4.2.1 最小连续分频比 | 第69-70页 |
| 4.2.2 基于相位切换技术的三模预分频器 | 第70-73页 |
| 4.3 16/16.5/17三模预分频器的电路设计 | 第73-78页 |
| 4.3.1 整体结构 | 第73-76页 |
| 4.3.2 相位切换电路 | 第76页 |
| 4.3.3 相位控制电路 | 第76-78页 |
| 4.4 16/16.5/17三模预分频器的前仿真验证 | 第78-81页 |
| 4.5 16/16.5/17三模预分频器的版图设计 | 第81-82页 |
| 4.6 16/16.5/17三模预分频器的后仿真验证 | 第82-83页 |
| 4.7 本章小结 | 第83-85页 |
| 第5章 总结与展望 | 第85-87页 |
| 参考文献 | 第87-91页 |
| 致谢 | 第91页 |
