可配置NAND Flash纠错技术研究
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第9-21页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 NAND Flash存储器简介 | 第10-18页 |
| 1.3 国内外研究现状 | 第18-19页 |
| 1.4 研究内容及章节安排 | 第19-21页 |
| 第二章 BCH码理论基础 | 第21-31页 |
| 2.1 代数理论基础 | 第21-23页 |
| 2.2 纠错码理论基础 | 第23-25页 |
| 2.3 BCH码编码原理 | 第25-26页 |
| 2.4 BCH码译码原理 | 第26-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 可配置的BCH编码器的设计 | 第31-35页 |
| 3.1 BCH码参数的设计 | 第31-32页 |
| 3.2 BCH编码器的设计与实现 | 第32-34页 |
| 3.2.1 8位并行编码器设计 | 第32-33页 |
| 3.2.2 模式可配置的并行编码器设计 | 第33-34页 |
| 3.3 本章小结 | 第34-35页 |
| 第四章 可配置的BCH译码器的设计 | 第35-44页 |
| 4.1 译码器的体系结构及其可配置设计 | 第35-36页 |
| 4.2 校正子Si计算 | 第36-38页 |
| 4.3 错误位置多项式σ(x)计算 | 第38-41页 |
| 4.4 错误模式E(x)计算 | 第41-43页 |
| 4.5 本章小结 | 第43-44页 |
| 第五章 仿真与综合 | 第44-56页 |
| 5.1 功能仿真 | 第44-46页 |
| 5.2 资源消耗 | 第46-48页 |
| 5.3 功耗分析 | 第48-52页 |
| 5.4 综合结果 | 第52-54页 |
| 5.5 本章小结 | 第54-56页 |
| 第六章 总结与展望 | 第56-58页 |
| 参考文献 | 第58-61页 |
| 作者在读期间科研成果简介 | 第61-62页 |
| 致谢 | 第62-63页 |
