SerDes接口电路中transmitter模块的低功耗设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 引言 | 第10-15页 |
| 1.1 研究背景及现状 | 第10-13页 |
| 1.2 论文设计思路 | 第13页 |
| 1.3 论文内容与组织结构 | 第13-15页 |
| 第二章 高速传输基础理论 | 第15-28页 |
| 2.1 噪声和抖动 | 第15-21页 |
| 2.1.1 噪声和抖动的类型 | 第16页 |
| 2.1.2 确定性抖动 | 第16-20页 |
| 2.1.3 随机抖动 | 第20-21页 |
| 2.2 信道对信号完整性的影响 | 第21-27页 |
| 2.2.1 信道材料特性影响 | 第21-22页 |
| 2.2.2 信道中的其他损耗 | 第22-25页 |
| 2.2.3 抵抗信道衰减的方式 | 第25-27页 |
| 2.3 本章小结 | 第27-28页 |
| 第三章 发送器低功耗理论及电路设计指标 | 第28-40页 |
| 3.1 发送器低功耗理论 | 第28-34页 |
| 3.1.1 信号功耗 | 第28-33页 |
| 3.1.2 电子功耗 | 第33-34页 |
| 3.2 设计指标的确定 | 第34-39页 |
| 3.3 本章小结 | 第39-40页 |
| 第四章 SerDes发送器关键模块结构分析 | 第40-49页 |
| 4.1 驱动器电路分析 | 第40-45页 |
| 4.1.1 BSCS LVDS驱动器 | 第40-41页 |
| 4.1.2 采用线性电阻的LVDS驱动器 | 第41-43页 |
| 4.1.3 采用线性稳压源的LVDS驱动器 | 第43-45页 |
| 4.2 串化器电路分析 | 第45-47页 |
| 4.2.1 移位寄存器结构 | 第45页 |
| 4.2.2 多相时钟结构 | 第45-46页 |
| 4.2.3 树形结构 | 第46-47页 |
| 4.3 本章小结 | 第47-49页 |
| 第五章 低功耗SerDes发送模块电路实现与仿真 | 第49-71页 |
| 5.1 串化器及相关电路设计 | 第49-59页 |
| 5.1.1 串化器设计 | 第49-56页 |
| 5.1.2 分频器设计 | 第56-58页 |
| 5.1.3 串化器仿真结果 | 第58-59页 |
| 5.2 驱动器及相关电路设计 | 第59-68页 |
| 5.2.1 驱动器设计 | 第59-60页 |
| 5.2.2 预驱动模块设计 | 第60-62页 |
| 5.2.3 稳压器设计 | 第62-66页 |
| 5.2.4 阻抗匹配控制电路设计 | 第66-67页 |
| 5.2.5 驱动器仿真结果 | 第67-68页 |
| 5.3 整体仿真结果 | 第68-69页 |
| 5.4 本章小结 | 第69-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 6.1 工作总结 | 第71页 |
| 6.2 展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间的研究成果 | 第77-78页 |
