低功耗数字域CMOS-TDI图像传感器读出电路研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 CMOS图像传感器概述 | 第8-9页 |
| 1.2 CMOS-TDI图像传感器研究现状 | 第9-10页 |
| 1.3 选题意义 | 第10-11页 |
| 1.4 论文内容及结构安排 | 第11-12页 |
| 第2章 低功耗数字域累加技术 | 第12-20页 |
| 2.1 低功耗数字域累加技术原理 | 第12-14页 |
| 2.2 粗量化位数与次数分析 | 第14-16页 |
| 2.3 MATLAB行为级仿真 | 第16-18页 |
| 2.4 本章小结 | 第18-20页 |
| 第3章 CMOS-TDI图像传感器读出电路设计 | 第20-56页 |
| 3.1 像素电路设计 | 第20-24页 |
| 3.1.1 像素电路结构 | 第20-22页 |
| 3.1.2 像素电路噪声 | 第22-24页 |
| 3.2 DPGA设计 | 第24-33页 |
| 3.2.1 DPGA工作原理 | 第24-26页 |
| 3.2.2 开关电路设计 | 第26-28页 |
| 3.2.3 运算放大器设计 | 第28-33页 |
| 3.3 SAR ADC设计 | 第33-52页 |
| 3.3.1 SAR ADC工作原理 | 第33-34页 |
| 3.3.2 DAC设计 | 第34-40页 |
| 3.3.3 比较器设计 | 第40-47页 |
| 3.3.4 自举开关设计 | 第47-48页 |
| 3.3.5 ADC时序电路 | 第48页 |
| 3.3.6 ADC性能指标及测试方法 | 第48-52页 |
| 3.4 数字域累加器 | 第52-53页 |
| 3.5 电流源产生电路 | 第53-55页 |
| 3.6 本章小结 | 第55-56页 |
| 第4章 芯片版图设计与仿真 | 第56-68页 |
| 4.1 像素电路版图设计与仿真 | 第56-57页 |
| 4.2 DPGA版图设计与仿真 | 第57-59页 |
| 4.3 SAR ADC版图设计与仿真 | 第59-62页 |
| 4.4 低功耗数字域累加器版图设计 | 第62-63页 |
| 4.5 全芯片版图设计与仿真 | 第63-66页 |
| 4.6 本章小结 | 第66-68页 |
| 第5章 总结与展望 | 第68-70页 |
| 5.1 总结 | 第68页 |
| 5.2 展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 发表论文和科研情况说明 | 第74-76页 |
| 致谢 | 第76-77页 |
