微型化高速信号处理与存储系统一体化设计
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题研究背景及意义 | 第11-12页 |
| 1.2 国内外发展现状 | 第12-15页 |
| 1.3 论文主要工作及结构安排 | 第15-17页 |
| 第二章 总体设计方案 | 第17-29页 |
| 2.1 需求分析 | 第17-19页 |
| 2.2 信号处理板设计 | 第19-26页 |
| 2.2.1 架构设计 | 第19-20页 |
| 2.2.2 芯片选型 | 第20-26页 |
| 2.3 板间互连设计 | 第26-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 数字信号处理板电路设计 | 第29-57页 |
| 3.1 双DSP及外围电路 | 第30-36页 |
| 3.1.1 DDR3电路 | 第30-31页 |
| 3.1.2 Hyper Link接口电路 | 第31-32页 |
| 3.1.3 SRIO接口电路 | 第32-33页 |
| 3.1.4 C6678其它接口电路 | 第33-36页 |
| 3.2 FPGA及外围电路 | 第36-40页 |
| 3.2.1 高速缓存模块电路 | 第36-38页 |
| 3.2.2 FPGA的SRIO接口电路 | 第38-39页 |
| 3.2.3 配置电路 | 第39-40页 |
| 3.3 高速存储电路 | 第40-42页 |
| 3.4 时钟方案 | 第42-45页 |
| 3.4.1 DSP时钟分析 | 第42-43页 |
| 3.4.2 FPGA时钟分析 | 第43页 |
| 3.4.3 时钟设计方案 | 第43-45页 |
| 3.5 电源方案 | 第45-54页 |
| 3.5.1 功耗分析 | 第45-48页 |
| 3.5.2 电源电路设计 | 第48-52页 |
| 3.5.3 上电时序分析 | 第52-54页 |
| 3.6 板间传输接口电路 | 第54-56页 |
| 3.7 本章小结 | 第56-57页 |
| 第四章 系统实现及关键技术验证 | 第57-68页 |
| 4.1 PCB设计 | 第57-60页 |
| 4.1.1 PCB布局 | 第57-58页 |
| 4.1.2 PCB布线设计 | 第58-60页 |
| 4.2 关键技术解决途径及验证 | 第60-67页 |
| 4.2.1 USB传输测试 | 第61-63页 |
| 4.2.2 CF卡存储接口测试 | 第63-65页 |
| 4.2.3 SRIO传输速率测试 | 第65-67页 |
| 4.3 本章小结 | 第67-68页 |
| 结束语 | 第68-70页 |
| 致谢 | 第70-72页 |
| 参考文献 | 第72-75页 |
| 作者在学期间取得的学术成果 | 第75页 |
