Sobel硬件加速器设计
| 摘要 | 第3-4页 |
| ABSTRAC | 第4页 |
| 引言 | 第8-9页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 Sobel硬件加速器的背景 | 第9-10页 |
| 1.2 Sobel硬件加速器的意义 | 第10页 |
| 1.3 课题研究的国内外研究现状 | 第10-11页 |
| 1.4 论文的研究思路及创新点 | 第11-12页 |
| 1.5 论文的组织结构 | 第12-13页 |
| 第二章 图像的边缘检测算法的研究 | 第13-24页 |
| 2.1 概述 | 第13页 |
| 2.2 Roberts算子 | 第13-15页 |
| 2.3 Prewitt算子 | 第15-16页 |
| 2.4 Kirsch算子 | 第16-18页 |
| 2.5 Sobel算子 | 第18-20页 |
| 2.6 Canny算子 | 第20-21页 |
| 2.7 Laplacian算子 | 第21-23页 |
| 2.8 小结 | 第23-24页 |
| 第三章 Sobel硬件加速器设计 | 第24-42页 |
| 3.1 概述 | 第24页 |
| 3.2 FPGA流水线 | 第24-25页 |
| 3.3 Sobel硬件加速器的数据流 | 第25-30页 |
| 3.3.1 流水线的启动阶段 | 第28页 |
| 3.3.2 流水线的稳定阶段 | 第28-29页 |
| 3.3.3 流水线的排出阶段 | 第29-30页 |
| 3.4 地址发生器的设计 | 第30-31页 |
| 3.5 有限状态机 | 第31-33页 |
| 3.5.1 Morre有限状态机 | 第32页 |
| 3.5.2 Mealy有限状态机 | 第32-33页 |
| 3.6 Sobel硬件加速器的控制流 | 第33-40页 |
| 3.6.1 从机接口设计 | 第33-35页 |
| 3.6.2 Sobel核心控制状态机 | 第35-40页 |
| 3.7 Sobel硬件加速器的总体框架 | 第40-42页 |
| 第四章 系统仿真 | 第42-49页 |
| 4.1 概述 | 第42页 |
| 4.2 共享资源仲裁 | 第42页 |
| 4.3 testbench | 第42-46页 |
| 4.3.1 CPU设计 | 第44页 |
| 4.3.2 存储器设计 | 第44-46页 |
| 4.3.3 仲裁器设计 | 第46页 |
| 4.4 Sobel硬件加速器 | 第46-49页 |
| 第五章 实验结果及分析 | 第49-60页 |
| 5.1 cpu仿真结果分析 | 第49-50页 |
| 5.2 存储器仿真结果分析 | 第50-51页 |
| 5.3 仲裁器仿真结果分析 | 第51-52页 |
| 5.4 Sobel硬件加速器仿真结果分析 | 第52-58页 |
| 5.4.1 从机接口仿真结果分析 | 第52-54页 |
| 5.4.2 地址发生器仿真结果分析 | 第54-55页 |
| 5.4.3 核心状态机仿真结果分析 | 第55-56页 |
| 5.4.4 计算单元仿真结果分析 | 第56-58页 |
| 5.5 真实图像的仿真结果分析 | 第58-60页 |
| 第六章 结论与展望 | 第60-61页 |
| 6.1 主要结论 | 第60页 |
| 6.2 研究展望 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 在学期间的研究成果 | 第65-66页 |
| 致谢 | 第66页 |
