SEP6210芯片中低功耗CAN2.0总线控制器IP核设计与验证
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景与意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.2.1 CAN IP国外研究现状 | 第9-10页 |
| 1.2.2 CAN IP国内研究现状 | 第10-11页 |
| 1.3 研究内容与设计指标 | 第11-12页 |
| 1.3.1 研究内容 | 第11页 |
| 1.3.2 设计指标 | 第11-12页 |
| 1.4 论文章节安排 | 第12-13页 |
| 第二章 CAN总线简介 | 第13-25页 |
| 2.1 CAN总线协议分层结构 | 第13-20页 |
| 2.1.1 逻辑链路控制子层 | 第14-15页 |
| 2.1.2 媒介访问控制子层 | 第15-16页 |
| 2.1.3 物理层 | 第16-18页 |
| 2.1.4 CAN报文帧结构 | 第18-20页 |
| 2.2 CAN总线位时序 | 第20-23页 |
| 2.2.1 位定时要求 | 第20-21页 |
| 2.2.2 同步 | 第21-23页 |
| 2.3 CAN在SEP6210中的设计准则 | 第23-24页 |
| 2.3.1 SEP6210芯片简介 | 第23页 |
| 2.3.2 CAN IP的设计准则 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 CAN IP的功耗优化方案 | 第25-35页 |
| 3.1 低功耗设计综述 | 第25页 |
| 3.2 功耗分析及优化技术 | 第25-27页 |
| 3.2.1 动态功耗优化技术 | 第25-27页 |
| 3.2.2 静态功耗优化技术 | 第27页 |
| 3.3 低功耗设计方案分析与制定 | 第27-28页 |
| 3.4 CAN IP的功耗优化方案详述 | 第28-34页 |
| 3.4.1 状态机编码分配优化 | 第28-31页 |
| 3.4.2 基于门控时钟的低功耗设计 | 第31-32页 |
| 3.4.3 基于动态调频的低功耗设计 | 第32-33页 |
| 3.4.4 低功耗工作模式设计 | 第33-34页 |
| 3.5 本章小结 | 第34-35页 |
| 第四章 CAN IP各模块的设计 | 第35-51页 |
| 4.1 CAN IP整体设计概述 | 第35-37页 |
| 4.2 功耗管理逻辑设计 | 第37-42页 |
| 4.2.1 工作模式设计 | 第37-39页 |
| 4.2.2 门控时钟设计 | 第39-42页 |
| 4.2.3 动态调频设计 | 第42页 |
| 4.3 接口模块设计 | 第42-50页 |
| 4.3.1 主机接口设计 | 第42-44页 |
| 4.3.2 FIFO设计 | 第44-45页 |
| 4.3.3 接收滤波器的设计 | 第45-47页 |
| 4.3.4 位时序逻辑设计 | 第47-50页 |
| 4.4 本章小结 | 第50-51页 |
| 第五章 CAN IP的验证及结果分析 | 第51-67页 |
| 5.1 功能仿真与FPGA验证 | 第51-58页 |
| 5.1.1 功能仿真 | 第51-55页 |
| 5.1.2 FPGA验证 | 第55-58页 |
| 5.2 功耗测试及结果 | 第58-63页 |
| 5.2.1 逻辑综合 | 第58-59页 |
| 5.2.2 PTPX功耗分析 | 第59-61页 |
| 5.2.3 功耗测试结果 | 第61-63页 |
| 5.3 功耗结果分析及展望 | 第63-65页 |
| 5.3.1 功耗结果分析 | 第63-64页 |
| 5.3.2 功耗优化结果展望 | 第64-65页 |
| 5.4 CAN IP验证结果 | 第65页 |
| 5.5 本章小结 | 第65-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 6.1 总结 | 第67页 |
| 6.2 展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-75页 |
| 攻读硕士学位期间发表论文 | 第75页 |
