| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 概述 | 第11页 |
| 1.2 研究背景和应用意义 | 第11-12页 |
| 1.3 国内外研究进展与现状 | 第12-15页 |
| 1.4 主要工作与论文组织结构 | 第15-16页 |
| 第二章 模数转换器概述 | 第16-28页 |
| 2.1 模数转换器简介 | 第16-18页 |
| 2.2 常见模数转换器的架构 | 第18-23页 |
| 2.2.1 全并行闪烁(Full-Flash)ADC | 第19-20页 |
| 2.2.2 双步型(Two-step)模数转换器 | 第20-21页 |
| 2.2.3 流水线型模数转换器 | 第21页 |
| 2.2.4 逐次逼近(SAR)模数转换器 | 第21-22页 |
| 2.2.5 Σ-Δ型(Sigma-Delta)模数转换器 | 第22-23页 |
| 2.3 衡量ADC 的参数 | 第23-28页 |
| 2.3.1 静态特性参数 | 第24-25页 |
| 2.3.2 动态特性参数 | 第25-28页 |
| 第三章 流水线模数转换器系统设计 | 第28-52页 |
| 3.1 流水线的工作原理 | 第28-30页 |
| 3.2 1.5位/级的流水线模数转换器结构原理 | 第30-32页 |
| 3.3 流水线ADC 误差源分析 | 第32-37页 |
| 3.3.1 比较器失调 | 第32-33页 |
| 3.3.2 增益误差 | 第33-34页 |
| 3.3.3 电容匹配误差 | 第34-35页 |
| 3.3.4 子DAC 非线性误差 | 第35页 |
| 3.3.5 时钟抖动 | 第35-36页 |
| 3.3.6 电荷注入 | 第36-37页 |
| 3.3.7 时钟馈通 | 第37页 |
| 3.4 误差源校准技术 | 第37-41页 |
| 3.4.1 电容失配的模拟校准技术 | 第38-39页 |
| 3.4.2 数字校准技术 | 第39-41页 |
| 3.5 低功耗设计技术 | 第41-50页 |
| 3.5.1 不采用前端采样保持电路技术 | 第42-43页 |
| 3.5.2 运放共享技术 | 第43-49页 |
| 3.5.3 逐级电容缩减技术 | 第49-50页 |
| 3.6 系统结构选择 | 第50-52页 |
| 第四章 电路设计 | 第52-88页 |
| 4.1 采样保持电路 | 第52-65页 |
| 4.1.1 概述 | 第52-53页 |
| 4.1.2 底极板采样 | 第53-54页 |
| 4.1.3 栅压自举采样开关(Bootstrapped Switch) | 第54-58页 |
| 4.1.4 实际的采样保持电路 | 第58-62页 |
| 4.1.5 噪声分析与采样电容值的选取 | 第62-64页 |
| 4.1.6 性能仿真 | 第64-65页 |
| 4.2 跨导运算放大器（OTA）的设计 | 第65-78页 |
| 4.2.1 运算放大器的增益要求 | 第66-67页 |
| 4.2.2 运算放大器的带宽要求 | 第67-68页 |
| 4.2.3 转换速度(Slew rate)要求 | 第68-69页 |
| 4.2.4 运算放大器的结构选择 | 第69-72页 |
| 4.2.5 共模反馈 | 第72-74页 |
| 4.2.6 运放噪声分析 | 第74-77页 |
| 4.2.7 运放仿真结果 | 第77-78页 |
| 4.3 增益数模转换电路（MDAC）的设计 | 第78-80页 |
| 4.4 动态比较器的设计 | 第80-84页 |
| 4.5 子数模转换电路和编码电路 | 第84-85页 |
| 4.6 最后一级电路设计 | 第85-86页 |
| 4.7 数字校正电路 | 第86-88页 |
| 第五章 芯片实现 | 第88-101页 |
| 5.1 两相不交叠时钟产生电路 | 第88-90页 |
| 5.2 偏置电路 | 第90-91页 |
| 5.3 版图设计 | 第91-96页 |
| 5.3.1 模数转换器版图设计考虑 | 第91-94页 |
| 5.3.2 版图总体考虑和布局 | 第94-96页 |
| 5.4 整体电路性能结果 | 第96-101页 |
| 第六章 工作总结与展望 | 第101-103页 |
| 参考文献 | 第103-108页 |
| 致谢 | 第108-109页 |
| 攻读硕士学位期间发表的论文 | 第109页 |
