基于双核CPU的运动控制器设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 运动控制概述 | 第15-16页 |
| 1.2 国内外发展现状 | 第16-17页 |
| 1.3 当前存在的问题及研究意义 | 第17-18页 |
| 1.4 章节内容安排 | 第18-19页 |
| 第二章 运动控制器总体设计 | 第19-25页 |
| 2.1 系统设计需求 | 第19-20页 |
| 2.2 运动控制器的控制方式 | 第20-22页 |
| 2.2.1 基础知识 | 第20页 |
| 2.2.2 三环控制 | 第20-21页 |
| 2.2.3 三种对比 | 第21-22页 |
| 2.3 系统总体架构 | 第22-23页 |
| 2.4 逻辑结构 | 第23-24页 |
| 2.5 主要实现功能 | 第24-25页 |
| 第三章 系统硬件设计 | 第25-57页 |
| 3.1 ZYNQ7010介绍 | 第25-26页 |
| 3.2 硬件总体设计 | 第26-28页 |
| 3.3 各部分硬件原理设计 | 第28-46页 |
| 3.3.1 电源电路 | 第28-34页 |
| 3.3.2 复位电路及电源监视 | 第34-35页 |
| 3.3.3 RTC时钟电路 | 第35-36页 |
| 3.3.4 以太网电路原理 | 第36-37页 |
| 3.3.5 模拟量输入电路 | 第37-40页 |
| 3.3.6 模拟量输出通道 | 第40-42页 |
| 3.3.7 DI通道原理 | 第42-43页 |
| 3.3.8 DO通道 | 第43-45页 |
| 3.3.9 直连式电机接口 | 第45-46页 |
| 3.4 FPGA硬件系统设计 | 第46-57页 |
| 3.4.1 时钟与复位 | 第46-47页 |
| 3.4.2 APB_PL总线接口模块 | 第47页 |
| 3.4.3 UART通信模块 | 第47-48页 |
| 3.4.4 高速脉冲采集模块 | 第48-50页 |
| 3.4.5 DI采集计数模块 | 第50-51页 |
| 3.4.6 高速DI捕捉接口模块 | 第51-52页 |
| 3.4.7 AD接口模块 | 第52-53页 |
| 3.4.8 高速DO输出模块 | 第53页 |
| 3.4.9 高速脉冲输出模块 | 第53-57页 |
| 第四章 系统软件设计 | 第57-71页 |
| 4.1 操作系统 | 第58-59页 |
| 4.2 固件设计 | 第59-60页 |
| 4.2.1 RTS1任务 | 第59-60页 |
| 4.2.2 RTS2任务 | 第60页 |
| 4.3 资源分配 | 第60-61页 |
| 4.4 主函数处理机制 | 第61-63页 |
| 4.5 各模块设计说明 | 第63-71页 |
| 4.5.1 双核通讯处理函数 | 第63-65页 |
| 4.5.2 服务处理中心 | 第65-66页 |
| 4.5.3 IEC多任务 | 第66-67页 |
| 4.5.4 文件处理函数 | 第67-68页 |
| 4.5.5 用户工程服务处理 | 第68-69页 |
| 4.5.6 Modbus-RTU协议 | 第69-71页 |
| 第五章 运动控制器测试与应用 | 第71-83页 |
| 5.1 硬件测试 | 第71-72页 |
| 5.2 软件测试 | 第72-73页 |
| 5.3 可靠性测试 | 第73-76页 |
| 5.3.1 静电抗扰度试验 | 第73页 |
| 5.3.2 电快速瞬变脉冲群抗扰度试验 | 第73-74页 |
| 5.3.3 射频传导抗扰度试验 | 第74页 |
| 5.3.4 温度变化试验 | 第74-75页 |
| 5.3.5 交变湿热试验 | 第75-76页 |
| 5.4 系统测试 | 第76-77页 |
| 5.5 控制器的应用 | 第77-83页 |
| 5.5.1 定位功能 | 第79-80页 |
| 5.5.2 线性插补功能 | 第80-81页 |
| 5.5.3 文件读写功能 | 第81-83页 |
| 第六章 结论和展望 | 第83-85页 |
| 6.1 研究结论 | 第83页 |
| 6.2 研究展望 | 第83-85页 |
| 参考文献 | 第85-87页 |
| 致谢 | 第87-89页 |
| 作者简介 | 第89-90页 |
