| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 课题选择背景及意义 | 第16页 |
| 1.2 视频压缩编码标准及发展 | 第16-19页 |
| 1.2.1 视频压缩编码标准 | 第16-19页 |
| 1.2.2 视频压缩发展前景 | 第19页 |
| 1.3 论文的主要内容及结构安排 | 第19-20页 |
| 第二章 H.264视频编码技术 | 第20-38页 |
| 2.1 视频编码基础 | 第20-24页 |
| 2.1.1 模拟视频信号 | 第20-22页 |
| 2.1.2 数字视频信号 | 第22-24页 |
| 2.2 H.264视频编码标准 | 第24-36页 |
| 2.2.1 H.264分层编码框架 | 第24-26页 |
| 2.2.2 H.264编码流程框架 | 第26页 |
| 2.2.3 帧内预测 | 第26-28页 |
| 2.2.4 帧间预测 | 第28-31页 |
| 2.2.5 整数变换和量化 | 第31-36页 |
| 2.3 本章小结 | 第36-38页 |
| 第三章 H.264高清视频编码传输系统硬件设计 | 第38-48页 |
| 3.1 H.264编码系统硬件设计结构 | 第38-39页 |
| 3.2 视频编码模块 | 第39-43页 |
| 3.3 视频预处理模块 | 第43-44页 |
| 3.4 EP3C55F484C8与BF561的接口设计 | 第44页 |
| 3.5 存储模块 | 第44-46页 |
| 3.6 视频传输模块 | 第46-47页 |
| 3.7 本章小结 | 第47-48页 |
| 第四章 基于FPGA的数字高清视频预处理 | 第48-60页 |
| 4.1 CML协议视频图像格式 | 第48-50页 |
| 4.2 FPGA中视频模拟模块 | 第50-53页 |
| 4.3 FPGA中视频解析模块 | 第53-54页 |
| 4.4 测试结果 | 第54-57页 |
| 4.5 本章小结 | 第57-60页 |
| 第五章 H.264编码器在BF561上的软件实现和优化 | 第60-74页 |
| 5.1 H.264开源编码器x264 | 第60-62页 |
| 5.2 x264到BF561的程序移植 | 第62-64页 |
| 5.3 H.264编码器优化前系统性能测试 | 第64-66页 |
| 5.4 H.264编码器性能优化 | 第66-71页 |
| 5.4.1 DSP硬件平台优化 | 第66-69页 |
| 5.4.2 代码级优化 | 第69-71页 |
| 5.5 H.264编码器优化后性能测试 | 第71-73页 |
| 5.6 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |