支持冗余介质的MVB控制器设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 课题的研究背景及意义 | 第8-9页 |
| 1.2 国内外发展及研究现状 | 第9-10页 |
| 1.3 论文的主要工作及结构安排 | 第10-11页 |
| 1.3.1 论文的主要工作 | 第10页 |
| 1.3.2 论文的结构安排 | 第10-11页 |
| 2 MVB通信协议分析与MVB控制器功能设计 | 第11-22页 |
| 2.1 MVB的物理层 | 第12页 |
| 2.2 MVB的数据链路层 | 第12-18页 |
| 2.2.1 帧编码和解码 | 第12-13页 |
| 2.2.2 帧结构和格式 | 第13-17页 |
| 2.2.3 报文分类 | 第17-18页 |
| 2.3 MVB的设备分类 | 第18-19页 |
| 2.4 MVB的双线冗余原理 | 第19页 |
| 2.5 MVB控制器总体功能设计 | 第19-22页 |
| 3 MVB控制器的设计 | 第22-64页 |
| 3.1 FPGA的设计方法及内部结构 | 第22-24页 |
| 3.1.1 FPGA设计方法 | 第23页 |
| 3.1.2 FPGA的FIFO存储结构 | 第23-24页 |
| 3.1.3 FPGA中常用设计思想 | 第24页 |
| 3.2 MVB控制器线路冗余控制模块 | 第24-40页 |
| 3.2.1 线路冗余控制模块整体设计 | 第24-27页 |
| 3.2.2 线路切换控制辅助计时器单元 | 第27-28页 |
| 3.2.3 线路模式检测单元 | 第28-29页 |
| 3.2.4 线路冗余状态报告单元 | 第29-35页 |
| 3.2.5 线路切换控制单元 | 第35-39页 |
| 3.2.6 信任线路的选择 | 第39-40页 |
| 3.3 MVB控制器发送模块 | 第40-48页 |
| 3.3.1 发送模块整体设计 | 第41-43页 |
| 3.3.2 时钟信号生成单元 | 第43页 |
| 3.3.3 帧起始分界符及终止分界符编码单元 | 第43-44页 |
| 3.3.4 帧数据编码单元 | 第44-45页 |
| 3.3.5 帧校验序列编码单元 | 第45-47页 |
| 3.3.6 发送控制单元 | 第47-48页 |
| 3.4 MVB控制器接收模块 | 第48-57页 |
| 3.4.1 接收模块整体设计 | 第49-51页 |
| 3.4.2 起始位检测单元 | 第51页 |
| 3.4.3 帧起始分界符及停止分界符检测单元 | 第51-52页 |
| 3.4.4 帧数据译码存储及碰撞预测单元 | 第52-53页 |
| 3.4.5 CRC序列译码存储单元 | 第53-54页 |
| 3.4.6 译码数据存储控制单元 | 第54-55页 |
| 3.4.7 译码数据读取控制单元 | 第55-56页 |
| 3.4.8 帧数据校验单元 | 第56-57页 |
| 3.5 MVB控制器的功能验证 | 第57-64页 |
| 3.5.1 MVB控制器模块仿真验证 | 第57-60页 |
| 3.5.2 MVB控制器部分功能板级验证 | 第60-64页 |
| 4 MVB控制器硬件设计 | 第64-70页 |
| 4.1 FPGA芯片选型 | 第64-65页 |
| 4.2 FPGA外围电路设计 | 第65-68页 |
| 4.2.1 FPGA配置电路 | 第65-66页 |
| 4.2.2 收发器接口电路 | 第66-67页 |
| 4.2.3 FPGA其他外围电路 | 第67-68页 |
| 4.3 印刷电路板设计 | 第68-70页 |
| 5 总结与展望 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-74页 |
