PowerPC处理器整数运算单元的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题的研究背景 | 第7页 |
| ·国内外研究的状况及意义 | 第7-9页 |
| ·PowerPC 的发展与趋势 | 第7-8页 |
| ·整数运算单元的发展 | 第8-9页 |
| ·课题研究的主要内容 | 第9页 |
| ·本文的内容安排 | 第9-11页 |
| 第二章 X 处理器简介 | 第11-19页 |
| ·X 微处理器功能部件简介 | 第11-12页 |
| ·X 微处理器的功能结构流程 | 第12-13页 |
| ·X 微处理器的流水线结构 | 第13-15页 |
| ·X 微处理器 IU 的结构设计 | 第15-18页 |
| ·IU 功能部件的组成 | 第16-17页 |
| ·IU 的指令集介绍 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 整数运算单元的理论分析与优化设计 | 第19-57页 |
| ·IU 加法器的设计与实现 | 第19-32页 |
| ·全加器的基本设计 | 第19-20页 |
| ·改进的超前进位加法器的原理分析 | 第20-24页 |
| ·IU 加法器的优化设计 | 第24-31页 |
| ·加法器电路分析小结 | 第31-32页 |
| ·IU 乘法器设计与实现 | 第32-47页 |
| ·Booth 乘法原理分析 | 第32-36页 |
| ·改进的 Booth 乘法 | 第36-37页 |
| ·改进的 Booth 乘法电路结构 | 第37-38页 |
| ·改进的 Booth 乘法器的电路优化和实现 | 第38-46页 |
| ·IU 乘法器设计小结 | 第46-47页 |
| ·IU 除法器的设计与实现 | 第47-56页 |
| ·一般的除法运算原理 | 第47-48页 |
| ·基为 4 的除法运算原理 | 第48-49页 |
| ·除法器的优化设计与实现 | 第49-55页 |
| ·除法出现异常情况的处理方法 | 第55页 |
| ·IU 除法器小结 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第四章 设计电路的仿真与验证 | 第57-65页 |
| ·验证的内容 | 第57页 |
| ·验证的结果与分析 | 第57-63页 |
| ·加法器的验证结果 | 第57-60页 |
| ·除法器的验证结果 | 第60-62页 |
| ·乘法验证结果 | 第62-63页 |
| ·本章小结 | 第63-65页 |
| 第五章 IU 单元的版图设计 | 第65-69页 |
| ·除法器版图 | 第67页 |
| ·乘法器版图 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 总结与提高 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-76页 |
