多核SoC中高带宽片外数据交换与处理技术研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-8页 |
| 致谢 | 第8-14页 |
| 第一章 绪论 | 第14-19页 |
| ·课题背景与意义 | 第14-16页 |
| ·相关研究进展 | 第16-17页 |
| ·课题来源 | 第17页 |
| ·论文结构 | 第17-19页 |
| 第二章 多核系统结构及原型验证平台 | 第19-26页 |
| ·相关研究 | 第19页 |
| ·基于簇的多核系统结构 | 第19-21页 |
| ·片上通讯网络协议 | 第21-23页 |
| ·多核 SOC 的多 FPGA 原型设计平台 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 高带宽片间通讯 | 第26-39页 |
| ·片间通讯 | 第26-28页 |
| ·片间通讯过程 | 第28-30页 |
| ·片间通讯模块系统结构 | 第30页 |
| ·高速串口 IP | 第30-31页 |
| ·高速串口接口协议 | 第31-33页 |
| ·通讯模块设计 | 第33页 |
| ·通讯输入模块设计 | 第33页 |
| ·通讯输出模块设计 | 第33页 |
| ·异步信号同步模块 | 第33-35页 |
| ·suspond 信号同步处理 | 第34页 |
| ·ack 和 fail 信号同步处理 | 第34-35页 |
| ·FPGA 验证及仿真 | 第35-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 以太网控制器接口设计 | 第39-49页 |
| ·以太网概述 | 第39-40页 |
| ·以太网控制器接口设计 | 第40-42页 |
| ·数据格式定义 | 第40-41页 |
| ·EMAC 用户端接口时序图 | 第41-42页 |
| ·发送模块 | 第42页 |
| ·接收模块 | 第42页 |
| ·FIFO 设计 | 第42-46页 |
| ·同步 FIFO | 第42-44页 |
| ·异步 FIFO | 第44-46页 |
| ·FPGA 实现与结果 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 FIR 滤波簇 | 第49-62页 |
| ·FIR 数字滤波器及设计步骤 | 第49-50页 |
| ·FIR 滤波器设计结构分析 | 第50-54页 |
| ·FIR 串行结构 | 第50页 |
| ·FIR 直接型结构 | 第50页 |
| ·FIR 直接型对称结构 | 第50-51页 |
| ·FIR 转置型对称结构 | 第51页 |
| ·基于 FFT 的滤波器结构 | 第51-52页 |
| ·分布式结构 | 第52-53页 |
| ·FIR 滤波器并行结构 | 第53-54页 |
| ·FIR 滤波簇设计 | 第54-59页 |
| ·矩阵转置存储模块 | 第55-56页 |
| ·FIR 模块 | 第56-57页 |
| ·定点到浮点转化 | 第57-58页 |
| ·片上通讯网络接口模块 | 第58-59页 |
| ·功能仿真与综合 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第六章 FPGA 实现 | 第62-71页 |
| ·FPGA 器件选型 | 第62-63页 |
| ·JTAG 配置设计 | 第63-64页 |
| ·系统复位 | 第64页 |
| ·系统时钟 | 第64页 |
| ·FPGA 开发平台介绍 | 第64-66页 |
| ·片外数据交换模块验证及系统实验结果 | 第66-70页 |
| ·以太网控制器接口验证 | 第66-67页 |
| ·片间通讯模块验证 | 第67-69页 |
| ·实验结果演示 | 第69-70页 |
| ·本章小结 | 第70-71页 |
| 第七章 总结与展望 | 第71-72页 |
| ·总结 | 第71页 |
| ·展望 | 第71-72页 |
| 参考文献 | 第72-77页 |
| 攻读硕士学位期间发表的论文 | 第77-78页 |
