| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题背景 | 第7-10页 |
| ·双界面CPU卡的发展历程 | 第7-8页 |
| ·双界面CPU卡的定义和基本组成结构 | 第8页 |
| ·双界面CPU卡的特点和应用 | 第8-9页 |
| ·双界面CPU卡的技术难点和发展趋势 | 第9-10页 |
| ·本论文研究内容及章节安排 | 第10-13页 |
| 第二章 32位CPU双界面卡芯片的设计概述 | 第13-19页 |
| ·32位双界面卡芯片的设计原理 | 第13-17页 |
| ·数字模块功能的介绍 | 第14-15页 |
| ·模拟模块功能介绍 | 第15-17页 |
| ·基于SOC Encounter自动布局布线后端设计流程简介 | 第17-19页 |
| 第三章 后端设计中的时钟信号与时钟树 | 第19-27页 |
| ·时钟信号 | 第19-23页 |
| ·时钟信号的产生 | 第19-21页 |
| ·时钟信号的特性 | 第21-23页 |
| ·时钟树的定义以及时钟树的类型 | 第23-27页 |
| 第四章 32位CPU双界面卡芯片的后端设计 | 第27-71页 |
| ·基于SOC Encounter的后端设计数据的准备和输入 | 第27-29页 |
| ·物理库LEF文件 | 第27-28页 |
| ·时序库文件 | 第28页 |
| ·设计约束文件 | 第28-29页 |
| ·设计所需文件的类型和输入 | 第29页 |
| ·32位CPU双界面卡芯片的整体规划 | 第29-39页 |
| ·布图规划的内容及影响其的因素 | 第29-30页 |
| ·I/O接口单元的摆放和供电 | 第30-32页 |
| ·电源规划 | 第32-35页 |
| ·32位CPU双界面卡芯片整体规划的实现与结果 | 第35-39页 |
| ·32位CPU双界面卡芯片的布局 | 第39-41页 |
| ·标准单元的布局以及优化 | 第39-40页 |
| ·标准单元中添加的各种功能单元的介绍 | 第40页 |
| ·32位CPU双界面卡芯片布局的实现与结果 | 第40-41页 |
| ·32位CPU双界面卡芯片的时钟树综合 | 第41-53页 |
| ·时钟树综合的定义 | 第41-42页 |
| ·时钟树综合的实现方法 | 第42-46页 |
| ·32位CPU双界面卡芯片的时钟树综合和分析 | 第46-53页 |
| ·32位CPU双界面卡芯片的布线 | 第53-57页 |
| ·布线的类型及特点 | 第54页 |
| ·布线过程中串扰的预防与解决 | 第54-55页 |
| ·32位CPU双界面卡芯片布线的实现与结果 | 第55-57页 |
| ·静态时序分析以及时序优化 | 第57-71页 |
| ·静态时序分析的概念以及流程 | 第57页 |
| ·时序路径与时序分析 | 第57-62页 |
| ·时序违例的优化 | 第62-63页 |
| ·32位CPU双界面卡芯片的时序分析结果 | 第63-71页 |
| 第五章 32位CPU双界面卡芯片的物理验证和签核(sign-off) | 第71-79页 |
| ·设计规则检查(DRC) | 第71-72页 |
| ·电路图版图对照(LVS) | 第72-73页 |
| ·版图寄生参数提取(LPE)和寄生电阻提取(PRE) | 第73-74页 |
| ·天线效应以及解决方法 | 第74-75页 |
| ·32位CPU双界面卡芯片后端设计的最终结果 | 第75-79页 |
| 第六章 总结 | 第79-81页 |
| 致谢 | 第81-83页 |
| 参考文献 | 第83-84页 |
