中型PLC冗余架构研究与同步技术实现
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-16页 |
| ·课题来源及目的和意义 | 第10-11页 |
| ·国内外相关技术发展现状 | 第11-15页 |
| ·容错理论与技术 | 第11-12页 |
| ·冗余PLC 的发展现状 | 第12-14页 |
| ·冗余PLC 的应用现状 | 第14-15页 |
| ·本文主要研究内容 | 第15页 |
| ·本章小结 | 第15-16页 |
| 第2章 中型PLC 冗余容错系统架构设计 | 第16-32页 |
| ·PLC 冗余的可靠度计算 | 第16-24页 |
| ·双模冗余和三模冗余的可靠度比较分析 | 第16-20页 |
| ·系统级冗余的可靠性比较 | 第20-24页 |
| ·中型PLC 的可靠性需求 | 第24-26页 |
| ·中型PLC 的故障模式概述 | 第24-25页 |
| ·中型PLC 高可靠性设计需求 | 第25-26页 |
| ·基于双模冗余的中型PLC 系统设计 | 第26-31页 |
| ·双模冗余系统概述 | 第26页 |
| ·中型PLC 的冗余系统架构设计 | 第26-30页 |
| ·冗余架构可靠性分析 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 CPU 模块总体设计和冗余容错机制设计 | 第32-51页 |
| ·引言 | 第32页 |
| ·CPU 模块硬件总体设计 | 第32-36页 |
| ·CPU 模块框架设计 | 第32-33页 |
| ·主芯片接口电路设计 | 第33-34页 |
| ·双处理器的协同工作设计 | 第34-36页 |
| ·PLC 的故障检测机制设计 | 第36-40页 |
| ·中型PLC 的故障模式定义 | 第36-37页 |
| ·PLC 的故障检测和系统诊断方案 | 第37-40页 |
| ·中型PLC 系统的容错机制设计 | 第40-50页 |
| ·系统运行机制定义 | 第40-41页 |
| ·双机协同与数据同步模式设计 | 第41-47页 |
| ·系统故障处理与状态切换机制 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 第4章 数据同步子系统的设计 | 第51-70页 |
| ·引言 | 第51页 |
| ·FPGA 功能设计 | 第51-53页 |
| ·FPGA 系统整体架构 | 第51-52页 |
| ·FPGA 系统状态控制 | 第52-53页 |
| ·RAM 存储空间的乒乓操作设计 | 第53-56页 |
| ·双口RAM 设计 | 第53-55页 |
| ·RAM 存储空间的乒乓操作 | 第55-56页 |
| ·监测记录单元设计 | 第56-60页 |
| ·同步数据记录单元 | 第57-58页 |
| ·RAM 地址控制单元 | 第58-60页 |
| ·同步数据存取单元设计 | 第60-64页 |
| ·同步数据读出单元 | 第60-62页 |
| ·同步数据写入单元 | 第62-64页 |
| ·数据收发器单元设计 | 第64-69页 |
| ·数据收发器总体设计 | 第64-65页 |
| ·基于UART 的数据收发器功能实现 | 第65-66页 |
| ·UART 收发模块设计 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 第5章 PLC 冗余系统实现与分析 | 第70-76页 |
| ·引言 | 第70页 |
| ·数据同步功能验证方法 | 第70-71页 |
| ·数据同步结果 | 第71-73页 |
| ·同步数据传输时间分析 | 第73-74页 |
| ·系统性能分析 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 结论 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 致谢 | 第81页 |
