| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-15页 |
| ·CARDBUS-AHB 总线桥体系 | 第12-13页 |
| ·本论文的课题背景及本人工作 | 第13-14页 |
| ·本论文的内容安排 | 第14-15页 |
| 第二章 总线标准介绍 | 第15-26页 |
| ·CARDBUS 总线 | 第15-18页 |
| ·Cardbus 总线简介 | 第15页 |
| ·Cardbus 协议介绍 | 第15-18页 |
| ·AHB 总线 | 第18-24页 |
| ·AHB 总线简介 | 第18-19页 |
| ·AHB 协议介绍 | 第19-24页 |
| ·CARDBUS 总线与AHB 总线的异同 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 IP CORE 设计技术介绍 | 第26-29页 |
| ·IP 核的定义及分类 | 第26页 |
| ·可复用IP 核的设计 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第四章 PCMCIA_DEVICE IP 规格及总体方案设计 | 第29-47页 |
| ·PCMCIA_DEVICE IP 规格 | 第29-39页 |
| ·总线桥体系结构及特点 | 第39-40页 |
| ·外部管脚 | 第40-42页 |
| ·总线桥交易策略的实现 | 第42-46页 |
| ·读操作 | 第43-44页 |
| ·写操作 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 PCMCIA_DEVICE IP 的RTL 设计 | 第47-71页 |
| ·双时钟域模块 | 第47-53页 |
| ·PCMCIA_CONF 模块设计 | 第47-51页 |
| ·PCMCIA_WRFIFO 模块设计 | 第51-53页 |
| ·PCMCIA_DESYN 模块设计 | 第53页 |
| ·CARDBUS 端模块 | 第53-54页 |
| ·PCMCIA_CBTAR 模块 | 第53-54页 |
| ·AHB 端模块 | 第54-70页 |
| ·PCMCIA_AHBM 模块设计 | 第54-66页 |
| ·PCMCIA_AHBS 模块设计 | 第66-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 PCMCIA_DEVICE IP 系统级EDA 验证 | 第71-76页 |
| ·验证环境 | 第71-73页 |
| ·测试用例 | 第73页 |
| ·验证结果 | 第73-75页 |
| ·本章小结 | 第75-76页 |
| 第七章 综合结果及分析 | 第76-81页 |
| ·综合要求及频率要求 | 第76-77页 |
| ·综合结果举例 | 第77-80页 |
| ·本章小结 | 第80-81页 |
| 第八章 结论与展望 | 第81-83页 |
| ·本论文研究总结 | 第81-82页 |
| ·前景展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 个人简历 | 第86-87页 |
