| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第1章 引言 | 第8-13页 |
| ·课题的来源及研究意义 | 第8页 |
| ·可编程逻辑控制器PLC的发展状况 | 第8-9页 |
| ·人工神经网络实现技术的发展状况 | 第9-11页 |
| ·神经网络的FPGA硬件实现 | 第11-12页 |
| ·课题的研究内容 | 第12-13页 |
| 第2章 新型PLC控制器的总体设计 | 第13-15页 |
| ·PLC控制器的结构设计 | 第13页 |
| ·PLC控制器的程序执行过程 | 第13-15页 |
| 第3章 神经网络PID控制算法 | 第15-24页 |
| ·神经网络的组成 | 第15-20页 |
| ·单神经元模型 | 第15-16页 |
| ·神经元的连接形式 | 第16-17页 |
| ·神经网络的学习规则 | 第17-18页 |
| ·误差反向传播BP神经网络 | 第18-20页 |
| ·基于神经网络的PID控制器 | 第20-24页 |
| ·基于BP神经网络的PID控制器及其学习算法 | 第20-24页 |
| 第4章 基于FPGA的BP神经网络PID控制算法的实现 | 第24-38页 |
| ·浮点数基础及其硬件实现 | 第25-37页 |
| ·浮点数的表示 | 第25页 |
| ·浮点数加法运算规则 | 第25-27页 |
| ·浮点数加、减法运算的硬件电路实现 | 第27-29页 |
| ·浮点数乘法运算规则 | 第29-32页 |
| ·浮点数乘法运算的硬件电路实现 | 第32-34页 |
| ·权值存储及其调用模块的实现 | 第34-36页 |
| ·激活函数的实现 | 第36-37页 |
| ·BP神经网络PID控制算法的FPGA硬件实现 | 第37-38页 |
| 第5章 FPGA智能控制器作为协处理器的嵌入 | 第38-44页 |
| ·ARM与FPGA串行通讯接口设计 | 第38-39页 |
| ·设计要求 | 第38页 |
| ·接口电路 | 第38-39页 |
| ·FPGA通讯模块设计 | 第39-42页 |
| ·FPGA顶层模块设计 | 第39-40页 |
| ·波特率发生器 | 第40页 |
| ·接收器 | 第40-41页 |
| ·发送器 | 第41-42页 |
| ·仿真验证 | 第42-44页 |
| 第6章 神经网络PID控制器在温度控制系统中的应用 | 第44-48页 |
| ·热电偶温度控制系统简介 | 第44页 |
| ·热电偶建模 | 第44-46页 |
| ·基于BP神经网络PID控制算法的仿真 | 第46-48页 |
| ·PID控制参数的整定 | 第46页 |
| ·神经网络PID控制器与普通PID控制器比较 | 第46-48页 |
| 第7章 结论 | 第48-49页 |
| 参考文献 | 第49-51页 |
| 附录1 浮点数加法器对阶模块 | 第51-53页 |
| 附录2 浮点数加法器规格化模块 | 第53-54页 |
| 附录3 浮点数乘法器阶码处理模块 | 第54-55页 |
| 附录4 浮点数乘法器尾数处理模块 | 第55-57页 |
| 附录5 双字节UART接收器(偶校验) | 第57-59页 |
| 附录6 双字节UART发送器(偶校验) | 第59-61页 |
| 致谢 | 第61-62页 |
| 攻读学位期间发表论文情况 | 第62页 |