| 致谢 | 第1-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-9页 |
| 缩略词表 | 第9-11页 |
| 目次 | 第11-13页 |
| 1 绪论 | 第13-21页 |
| ·课题背景及意义 | 第13-14页 |
| ·可测试性设计位于数字集成电路流程中的位置 | 第14-19页 |
| ·本论文的主要工作 | 第19页 |
| ·论文的组织结构 | 第19-21页 |
| 2 MAC和EPA芯片的扫描测试方案 | 第21-45页 |
| ·芯片介绍 | 第21-25页 |
| ·MAC芯片 | 第21-23页 |
| ·EPA芯片 | 第23-25页 |
| ·MAC芯片SCAN设计 | 第25-37页 |
| ·扫描测试简介及DFT Compiler插入扫描链的流程 | 第25-32页 |
| ·TetraMAX自动生成测试矢量的流程 | 第32-35页 |
| ·STIL(Standard Test Interface Language)标准测试接口语言简介 | 第35-36页 |
| ·测试矢量验证(Test Pattern Validation) | 第36-37页 |
| ·EPA芯片ADAPTIVE SCAN设计 | 第37-43页 |
| ·DFT Compile中的Adaptive Scan自适应扫描技术 | 第37-41页 |
| ·Tetramax针对于Adaptive Scan的ATPG流程 | 第41-43页 |
| ·测试矢量验证(Pattern Validation) | 第43页 |
| ·本章小结 | 第43-45页 |
| 3 MAC和EPA芯片的存储器内建自测试 | 第45-65页 |
| ·单端口和双端口SRAM中的故障 | 第46-49页 |
| ·SRAM的测试算法 | 第49-51页 |
| ·面向字的SRAM背景数据值 | 第51-54页 |
| ·MAC芯片MBIST设计中SRAMs背景数据值 | 第51-52页 |
| ·EPA芯片MBIST设计中SRAM背景数据值 | 第52-54页 |
| ·MARCH SRD+测试算法 | 第54页 |
| ·MARCH S2PF-和MARCH D2PF-算法 | 第54-56页 |
| ·MAC和EPA芯片中存储器所采用的测试算法 | 第56-63页 |
| ·MAC芯片中存储器的测试算法 | 第59-61页 |
| ·EPA芯片中存储器的测试算法 | 第61-63页 |
| ·本章小结 | 第63-65页 |
| 4 可测试性设计的芯片测试与分析 | 第65-75页 |
| ·MAC扫描功能测试方法及结果 | 第66-69页 |
| ·测试平台 | 第66-68页 |
| ·芯片扫描功能测试结果 | 第68-69页 |
| ·EPA自适应扫描(ADAPTIVE SCAN)测试方法及结果 | 第69-71页 |
| ·测试平台 | 第69-71页 |
| ·芯片扫描功能测试结果 | 第71页 |
| ·MAC芯片存储器内建自测试测试方法及结果 | 第71-72页 |
| ·EPA芯片存储器内建自测试测试方法及结果 | 第72-73页 |
| ·本章小结 | 第73-75页 |
| 5 总结及展望 | 第75-77页 |
| ·总结 | 第75页 |
| ·展望 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 作者简历及在学期间所取得的科研成果 | 第81-82页 |
