安全SoC芯片智能卡设备接口控制器的设计与实现
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第1章 引言 | 第15-17页 |
| 1.1 课题研究的背景与意义 | 第15-16页 |
| 1.2 论文的主要内容和章节安排 | 第16-17页 |
| 第2章 SCI的协议介绍 | 第17-34页 |
| 2.1 IC卡的操作条件 | 第18页 |
| 2.1.1 操作条件的类别 | 第18页 |
| 2.1.2 操作类别的选择 | 第18页 |
| 2.2 卡片的操作过程 | 第18-22页 |
| 2.2.1 IC卡插入与触点激活时序 | 第19页 |
| 2.2.2 卡的复位 | 第19-20页 |
| 2.2.3 时钟停止 | 第20-21页 |
| 2.2.4 释放 | 第21-22页 |
| 2.3 字符的物理传输 | 第22-24页 |
| 2.3.1 位持续时间 | 第22-23页 |
| 2.3.2 额外保护时间N | 第23页 |
| 2.3.3 字符帧 | 第23-24页 |
| 2.3.4 差错信号和字符重发 | 第24页 |
| 2.4 传输数据格式 | 第24-25页 |
| 2.5 卡片的复位应答 | 第25-29页 |
| 2.5.1 复位应答结构 | 第25-26页 |
| 2.5.2 初始字符TS | 第26-27页 |
| 2.5.3 格式字符T0 | 第27页 |
| 2.5.4 接口字符 | 第27-29页 |
| 2.5.5 历史字符 | 第29页 |
| 2.5.6 校验字符 | 第29页 |
| 2.6 传输参数选择PPS | 第29-31页 |
| 2.6.1 PPS请求和应答过程 | 第29-30页 |
| 2.6.2 PPS请求和应答结构 | 第30-31页 |
| 2.7 异步半双工字符传输协议(T=0) | 第31页 |
| 2.8 异步半双工分组传输协议(T=1) | 第31-33页 |
| 2.8.1 T=1的时序 | 第31-32页 |
| 2.8.2 分组帧的结构 | 第32-33页 |
| 2.9 本章小结 | 第33-34页 |
| 第3章 SCI设计的关键技术简介 | 第34-40页 |
| 3.1 安全SoC技术 | 第34-35页 |
| 3.1.1 设计方法 | 第34-35页 |
| 3.1.2 IP核复用技术 | 第35页 |
| 3.2 SoC验证技术 | 第35页 |
| 3.3 串行通信技术 | 第35-36页 |
| 3.3.1 异步通信 | 第35-36页 |
| 3.3.2 同步通信 | 第36页 |
| 3.4 低功耗设计 | 第36-37页 |
| 3.4.1 功耗来源 | 第37页 |
| 3.4.2 功耗的组成 | 第37页 |
| 3.5 低功耗设计方法 | 第37-38页 |
| 3.6 低功耗设计技术 | 第38-39页 |
| 3.6.1 动态电压调节 | 第38页 |
| 3.6.2 门控时钟技术 | 第38-39页 |
| 3.7 本章小结 | 第39-40页 |
| 第4章 SCI通信接口的设计与实现 | 第40-62页 |
| 4.1 SCI接口的功能概述 | 第40页 |
| 4.2 SCI接口模块的系统级设计 | 第40-49页 |
| 4.2.1 SCI接口模块的系统结构 | 第40-41页 |
| 4.2.2 APB总线接口模块的设计 | 第41-46页 |
| 4.2.3 系统信号模块 | 第46-48页 |
| 4.2.4 中断控制模块 | 第48页 |
| 4.2.5 PAD接口模块 | 第48-49页 |
| 4.3 SCI接口的模块级设计 | 第49-60页 |
| 4.3.1 核心功能模块设计 | 第50-60页 |
| 4.3.2 时间管理模块TM | 第60页 |
| 4.4 门控时钟模块 | 第60-61页 |
| 4.5 本章小结 | 第61-62页 |
| 第5章 SCI通信接口的平台仿真验证 | 第62-77页 |
| 5.1 RTL功能仿真 | 第62页 |
| 5.2 设计功能验证方案 | 第62-63页 |
| 5.3 仿真平台的搭建 | 第63-64页 |
| 5.3.1 BFM的搭建 | 第63页 |
| 5.3.2 SCI终端模型(STI)的搭建 | 第63页 |
| 5.3.3 搭建仿真平台 | 第63-64页 |
| 5.4 平台搭建中各模型的设计 | 第64-66页 |
| 5.4.1 BFM模型的设计 | 第64-65页 |
| 5.4.2 终端模型的设计 | 第65-66页 |
| 5.5 编写测试文件 | 第66-67页 |
| 5.6 仿真分析 | 第67-72页 |
| 5.7 后提取验证 | 第72页 |
| 5.8 FPGA验证 | 第72-74页 |
| 5.9 成测 | 第74-76页 |
| 5.10 本章小结 | 第76-77页 |
| 第6章 总结与展望 | 第77-79页 |
| 6.1 论文总结 | 第77页 |
| 6.2 展望 | 第77-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
