金融卡SoC芯片中相关模块的设计实现及验证方法研究
| 摘要 | 第10-11页 |
| Abstract | 第11页 |
| 1 引言 | 第12-16页 |
| 1.1 研究背景和意义 | 第12-14页 |
| 1.2 国内外研究现状 | 第14页 |
| 1.3 本文内容及章节安排 | 第14-16页 |
| 2 CK系列国产嵌入式处理器介绍 | 第16-27页 |
| 2.1 微体系结构 | 第16-17页 |
| 2.2 指令系统 | 第17-21页 |
| 2.3 寄存器简介 | 第21-24页 |
| 2.4 异常处理及中断 | 第24-27页 |
| 3 金融卡SoC的整体架构 | 第27-32页 |
| 3.1 SoC架构 | 第27-28页 |
| 3.2 地址空间分配 | 第28-29页 |
| 3.3 GPIO模块 | 第29页 |
| 3.4 总线接口 | 第29-30页 |
| 3.5 功耗管理单元 | 第30-32页 |
| 4 基于ISO7816协议的智能卡接口模块设计 | 第32-55页 |
| 4.1 ISO7816-3协议标准 | 第32-33页 |
| 4.1.1 数据传输速率 | 第32页 |
| 4.1.2 ATR数据 | 第32页 |
| 4.1.3 T=0通信协议 | 第32-33页 |
| 4.2 SCI整体架构设计 | 第33-35页 |
| 4.3 SCI主控制逻辑模块 | 第35-36页 |
| 4.4 接收/发送逻辑模块 | 第36-40页 |
| 4.4.1 字符传输逻辑模块 | 第36-39页 |
| 4.4.2 计数器模块 | 第39-40页 |
| 4.5 AMBA APB接口及寄存器组 | 第40-44页 |
| 4.5.1 AMBA APB总线接口 | 第40-41页 |
| 4.5.2 寄存器组模块 | 第41页 |
| 4.5.3 信号的跨时钟域传输 | 第41-42页 |
| 4.5.4 中断信号生成逻辑 | 第42-44页 |
| 4.6 异步FIFO模块 | 第44-49页 |
| 4.6.1 发送FIFO | 第44-47页 |
| 4.6.2 接收FIFO | 第47-49页 |
| 4.7 寄存器的定义 | 第49-55页 |
| 5 Testbench环境的搭建及功能验证 | 第55-72页 |
| 5.1 验证流程 | 第56-58页 |
| 5.2 测试用例 | 第58-68页 |
| 5.3 仿真结果 | 第68-72页 |
| 6 Flash存储加速器设计 | 第72-83页 |
| 6.1 Flash加速器简介 | 第72页 |
| 6.2 寄存器设计 | 第72-74页 |
| 6.3 加速器设计 | 第74-80页 |
| 6.3.1 总线从设备接口单元 | 第74-75页 |
| 6.3.2 Cache桥 | 第75-80页 |
| 6.3.3 Master接口单元 | 第80页 |
| 6.4 Flash加速器仿真结果 | 第80-83页 |
| 7 金融卡SoC综合与功耗分析 | 第83-106页 |
| 7.1 综合简介及相关知识 | 第83-89页 |
| 7.1.1 综合的基础概念 | 第84-86页 |
| 7.1.2 综合流程简介 | 第86-87页 |
| 7.1.3 金融卡SoC项目基于脚本的综合流程 | 第87-89页 |
| 7.2 综合结果 | 第89-90页 |
| 7.3 功耗分析 | 第90-103页 |
| 7.3.1 芯片的功耗类型 | 第90-92页 |
| 7.3.2 开关活动 | 第92-93页 |
| 7.3.3 功耗信息文件 | 第93-94页 |
| 7.3.4 功耗流程 | 第94-95页 |
| 7.3.5 不同类别的功耗信息文件 | 第95页 |
| 7.3.6 获得开关活动信息 | 第95-96页 |
| 7.3.7 生成saif功耗信息文件 | 第96-103页 |
| 7.4 功耗测试 | 第103-106页 |
| 总结与展望 | 第106-108页 |
| 参考文献 | 第108-110页 |
| 攻读学位期间发表的论文 | 第110-113页 |
| 致谢 | 第113页 |
