首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--放大技术、放大器论文--放大器论文--低噪声放大器论文

应用于海马体假体生物芯片中的低噪声神经信号放大器

致谢第5-7页
摘要第7-8页
ABSTRACT第8-9页
缩略词表第10-14页
1 绪论第14-25页
    1.1 课题背景及意义第14-15页
    1.2 海马体假体生物芯片的发展和现状第15-22页
        1.2.1 海马体假体生物芯片的发展历史第15-17页
        1.2.2 应用于海马体生物芯片中的低噪声神经信号放大器介绍第17-19页
        1.2.3 神经信号放大器国内外研究现状第19-22页
    1.3 本论文的主要工作和组织结构第22-25页
        1.3.1 论文的主要工作第22-23页
        1.3.2 论文的组织结构第23-25页
2 芯片的系统设计和电路设计第25-61页
    2.1 低噪声神经信号放大器的工作原理第25-28页
    2.2 设计的关注点第28-41页
        2.2.1 带通频率响应第28-32页
        2.2.2 低噪声设计第32-35页
        2.2.3 低功耗设计第35-38页
        2.2.4 抗工艺涨落技术第38-41页
    2.3 设计要求和性能指标第41-42页
    2.4 系统设计第42-47页
        2.4.1 两级放大器的频率特性第42-44页
        2.4.2 两级放大器的功耗和噪声第44-46页
        2.4.3 电路的PSRR和CMRR第46-47页
        2.4.4 衬底偏置技术第47页
    2.5 低噪声型-第一级放大器Amp1第47-51页
        2.5.1 Amp1的频率特性第49页
        2.5.2 Amp1功耗分析第49-50页
        2.5.3 Amp1噪声分析第50-51页
    2.6 衬底偏置电路第51-54页
    2.7 低功耗型-第二级放大器Amp2第54-57页
        2.7.1 Amp2功耗分析第56页
        2.7.3 Amp2噪声分析第56-57页
    2.8 LNA性能分析第57-60页
        2.8.1 LNA功耗分析第59页
        2.8.2 LNA噪声分析第59-60页
    2.9 本章小结第60-61页
3 芯片的物理实现及封装第61-71页
    3.1 版图中减小失配的设计规则第61-62页
    3.2 芯片版图设计第62-63页
    3.3 芯片的封装第63-70页
        3.3.1 第一次流片的芯片封装第63-67页
        3.3.2 第二次流片的芯片封装第67-70页
    3.4 本章小结第70-71页
4 芯片测试与分析第71-97页
    4.1 芯片的测试环境第71-72页
    4.2 第一次流片的芯片测试第72-84页
        4.2.1 放大器功能测试第73-78页
        4.2.2 频率范围测试第78-80页
        4.2.3 噪声测试第80-82页
        4.2.4 衬底偏置技术的测试结果对比第82-84页
    4.3 第二次流片的芯片测试第84-94页
        4.3.1 放大器功能测试第85-90页
        4.3.2 频率范围测试第90-92页
        4.3.3 噪声测试第92页
        4.3.4 衬底偏置技术的测试结果对比第92-94页
    4.4 测试总结和分析第94-96页
    4.5 本章小结第96-97页
5 总结与展望第97-99页
    5.1 总结第97-98页
    5.2 展望第98-99页
参考文献第99-104页
作者简历及在学期间所取得的科研成果第104页

论文共104页,点击 下载论文
上一篇:金属氧化物薄膜晶体管SPICE模型参数提取及电路仿真
下一篇:智能教学系统的设计与实现