CPU/FPGA可重构虚拟平台的研究与实现
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第10-18页 |
| 1.1 动态可重构技术 | 第10-11页 |
| 1.2 动态可重构FPGA | 第11-12页 |
| 1.3 CPU/FPGA混合系统结构 | 第12-13页 |
| 1.4 动态可重构系统模拟研究现状 | 第13-14页 |
| 1.5 论文来源与意义 | 第14-15页 |
| 1.6 论文主要工作和结构 | 第15-18页 |
| 第2章 相关技术与相关工具 | 第18-24页 |
| 2.1 虚拟化技术 | 第18-19页 |
| 2.1.1 硬件仿真 | 第18页 |
| 2.1.2 完全虚拟化 | 第18页 |
| 2.1.3 半虚拟化 | 第18-19页 |
| 2.2 模拟器 | 第19-20页 |
| 2.3 Simics 介绍 | 第20-21页 |
| 2.4 Impulse C编程模型简介 | 第21-23页 |
| 2.5 本章小结 | 第23-24页 |
| 第3章 虚拟平台设计方案 | 第24-36页 |
| 3.1 CPU/FPGA动态可重构原型系统 | 第24-26页 |
| 3.1.1 原型系统的硬件部分 | 第24-25页 |
| 3.1.2 原型系统的软件部分 | 第25-26页 |
| 3.2 虚拟平台设计 | 第26-31页 |
| 3.2.1 虚拟平台整体框架 | 第26-27页 |
| 3.2.2 硬件任务的初级抽象模型 | 第27页 |
| 3.2.3 动态可重构FPGA初级抽象模型 | 第27-28页 |
| 3.2.4 硬件任务调度器的设计 | 第28页 |
| 3.2.5 2D可重构资源管理策略 | 第28-31页 |
| 3.2.5.1 算法模型 | 第28-29页 |
| 3.2.5.2 算法相关工作 | 第29页 |
| 3.2.5.3 算法改进 | 第29-31页 |
| 3.3 虚拟平台设计优化 | 第31-34页 |
| 3.3.1 动态可重构FPGA计算模型 | 第31-32页 |
| 3.3.2 C语言描述硬件任务的合理性 | 第32-33页 |
| 3.3.3 硬件任务模型优化 | 第33-34页 |
| 3.4 本章小结 | 第34-36页 |
| 第4章 可重构虚拟平台实现 | 第36-44页 |
| 4.1 可重构FPGA的初级模型实现 | 第36-39页 |
| 4.1.1 硬件任务的实现 | 第36-37页 |
| 4.1.2 内部时钟模块实现 | 第37页 |
| 4.1.3 DMA模块实现 | 第37-38页 |
| 4.1.4 2D可重构区域实现 | 第38页 |
| 4.1.5 OS Frame的实现 | 第38-39页 |
| 4.2 硬件任务调度的实现 | 第39-43页 |
| 4.2.1 中断模拟进程和调度进程 | 第39页 |
| 4.2.2 基于优先级的调度算法 | 第39-40页 |
| 4.2.3 2D可重构资源管理策略实现 | 第40-43页 |
| 4.3 本章小结 | 第43-44页 |
| 第5章 比特流模拟的实现 | 第44-60页 |
| 5.1 Cminus编译器实现 | 第44-55页 |
| 5.1.1 词法分析 | 第44-45页 |
| 5.1.2 语法分析 | 第45-48页 |
| 5.1.3 语义分析 | 第48-49页 |
| 5.1.4 基于栈的运行时环境 | 第49-50页 |
| 5.1.5 中间代码生成 | 第50-53页 |
| 5.1.6 中间代码重构 | 第53-55页 |
| 5.2 目标机和目标代码 | 第55-58页 |
| 5.2.1 目标机的结构和指令集 | 第55-57页 |
| 5.2.2 目标代码生成 | 第57-58页 |
| 5.3 本章小结 | 第58-60页 |
| 第6章 系统实验 | 第60-64页 |
| 6.1 模拟环境简介 | 第60页 |
| 6.2 系统主要模块加载 | 第60-61页 |
| 6.3 硬件任务运行测试 | 第61-62页 |
| 6.4 本章小结 | 第62-64页 |
| 第7章 结论与展望 | 第64-66页 |
| 7.1 结论 | 第64页 |
| 7.2 未来工作 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 攻读硕士期间科研情况 | 第72页 |
