| 摘要 | 第9-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第13-27页 |
| 1.1 课题研究背景 | 第13-15页 |
| 1.2 课题研究基础 | 第15-20页 |
| 1.2.1 3D SRAM原型系统 | 第15-18页 |
| 1.2.2 3D SRAM故障分析 | 第18-20页 |
| 1.3 相关研究 | 第20-24页 |
| 1.3.1 3D SRAM自测试 | 第20-21页 |
| 1.3.2 TSV自测试 | 第21-24页 |
| 1.4 本文主要工作 | 第24-25页 |
| 1.5 论文组织结构 | 第25-27页 |
| 第二章 TSV开路引起的存储器失效率分析 | 第27-40页 |
| 2.1 TSV开路故障 | 第27-31页 |
| 2.1.1 TSV开路故障耦合效应模型 | 第27-30页 |
| 2.1.2 TSV开路故障定位 | 第30-31页 |
| 2.2 TSV开路引起的存储器失效 | 第31-33页 |
| 2.3 工艺变化对存储器失效率的影响 | 第33-36页 |
| 2.4 电压变化对存储器失效率的影响 | 第36-38页 |
| 2.5 温度变化对存储器失效率的影响 | 第38-39页 |
| 2.6 本章小结 | 第39-40页 |
| 第三章 TSV开路功能故障模型研究 | 第40-51页 |
| 3.1 模拟方法 | 第40-41页 |
| 3.2 字线TSV开路模拟 | 第41-44页 |
| 3.2.1 写操作模拟结果与分析 | 第41-43页 |
| 3.2.2 读操作模拟结果与分析 | 第43-44页 |
| 3.3 位线TSV开路模拟 | 第44-47页 |
| 3.3.1 写操作模拟结果与分析 | 第45-46页 |
| 3.3.2 读操作模拟结果与分析 | 第46-47页 |
| 3.4 TSV开路功能故障模型提取 | 第47-50页 |
| 3.4.1 字线TSV开路功能故障模型提取 | 第47-48页 |
| 3.4.2 位线TSV开路功能故障模型提取 | 第48-50页 |
| 3.5 本章小结 | 第50-51页 |
| 第四章 基于故障原语的TSV开路测试算法 | 第51-65页 |
| 4.1 经典March算法的研究方法 | 第51-52页 |
| 4.2 故障原语及分类 | 第52-55页 |
| 4.2.1 故障原语定义 | 第52页 |
| 4.2.2 单一单元故障类型 | 第52-53页 |
| 4.2.3 耦合故障类型 | 第53-55页 |
| 4.3 TSV开路测试算法 | 第55-64页 |
| 4.3.1 开路故障(SOF) | 第55-56页 |
| 4.3.2 多路存取(ADF) | 第56-57页 |
| 4.3.3 写干扰耦合故障(CFdsxw ! x) | 第57-58页 |
| 4.3.4 读干扰耦合故障(CFdsrx) | 第58-59页 |
| 4.3.5 错误读故障(IRF) | 第59-60页 |
| 4.3.6 写破坏耦合故障(CFwd) | 第60-61页 |
| 4.3.7 覆盖全故障类型的TSV开路测试算法 | 第61-64页 |
| 4.4 本章小结 | 第64-65页 |
| 第五章 TSV开路测试算法实现与验证 | 第65-76页 |
| 5.1 TSV开路测试算法实现 | 第65-68页 |
| 5.1.1 TSV开路测试算法代码实现 | 第65-67页 |
| 5.1.2 基于TSV开路测试算法的BIST电路设计 | 第67-68页 |
| 5.2 TSV开路测试算法验证 | 第68-75页 |
| 5.2.1 算法正确性验证 | 第70-71页 |
| 5.2.2 算法有效性验证 | 第71-74页 |
| 5.2.3 性能对比 | 第74-75页 |
| 5.3 本章小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-79页 |
| 6.1 工作总结 | 第76-78页 |
| 6.2 工作展望 | 第78-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-86页 |
| 作者在学期间取得的学术成果 | 第86页 |