| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 研究背景与意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.3 研究内容与设计指标 | 第14-15页 |
| 1.4 论文组织结构 | 第15-17页 |
| 第二章 FPGA设计特性与功耗评估方法 | 第17-29页 |
| 2.1 FPGA架构 | 第17-20页 |
| 2.1.1 传统FPGA架构 | 第17-19页 |
| 2.1.2 异构FPGA架构 | 第19-20页 |
| 2.2 FPGA功耗来源和评估方法 | 第20-26页 |
| 2.2.1 动态功耗 | 第21页 |
| 2.2.2 静态功耗 | 第21-22页 |
| 2.2.3 FPGA功耗评估方法 | 第22-26页 |
| 2.3 基准电路 | 第26-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 FPGA逻辑资源动态宏单元建模 | 第29-43页 |
| 3.1 逻辑资源宏模型概述 | 第29-30页 |
| 3.2 基于激励信号的开关活动性评估 | 第30-38页 |
| 3.2.1 概述 | 第30-31页 |
| 3.2.2 激励信号模型 | 第31-35页 |
| 3.2.3 开关活动性评估 | 第35-38页 |
| 3.3 基于网表的逻辑资源数评估 | 第38-40页 |
| 3.4 基于开关活动性和资源数的FPGA逻辑功耗建模 | 第40-42页 |
| 3.5 本章小结 | 第42-43页 |
| 第四章 FPGA时钟/互连资源开关级建模 | 第43-55页 |
| 4.1 时钟/互连资源概述 | 第43-44页 |
| 4.1.1 时钟资源概述 | 第43-44页 |
| 4.1.2 互连资源概述 | 第44页 |
| 4.2 线网等效电容抽取 | 第44-49页 |
| 4.2.1 方法概述 | 第44-46页 |
| 4.2.2 互连资源数估算 | 第46-49页 |
| 4.3 FPGA时钟功耗建模 | 第49-51页 |
| 4.4 FPGA互连功耗建模 | 第51-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 FPGA功耗评估模型实现 | 第55-65页 |
| 5.1 基准验证环境 | 第55-56页 |
| 5.2 本文功耗评估模型实现结果与对比分析 | 第56-59页 |
| 5.3 同类功耗评估模型实现结果与对比分析 | 第59-63页 |
| 5.4 本章小结 | 第63-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 作者简介 | 第73页 |