短距离无线数传基带芯片后端设计
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-19页 |
| 1.1 课题的研究背景及意义 | 第17页 |
| 1.2 国内外发展现状 | 第17-18页 |
| 1.3 本文的研究内容和章节安排 | 第18-19页 |
| 第二章 物理版图设计技术基础 | 第19-37页 |
| 2.1 逻辑综合 | 第19页 |
| 2.2 时序分析 | 第19-26页 |
| 2.2.1 静态时序分析 | 第19-20页 |
| 2.2.2 建立时间和保持时间 | 第20-21页 |
| 2.2.3 时序分析 | 第21-26页 |
| 2.3 功耗分析 | 第26-31页 |
| 2.3.1 静态功耗分析 | 第26-28页 |
| 2.3.2 动态功耗分析 | 第28-30页 |
| 2.3.3 功耗改善方法 | 第30-31页 |
| 2.4 版图设计 | 第31-34页 |
| 2.4.1 布图规划与布局 | 第31-32页 |
| 2.4.2 时钟树综合 | 第32-33页 |
| 2.4.3 布线 | 第33-34页 |
| 2.5 版图验证 | 第34-37页 |
| 2.5.1 时序验证 | 第34页 |
| 2.5.2 物理验证 | 第34-35页 |
| 2.5.3 形式验证 | 第35-37页 |
| 第三章 数字芯片的逻辑综合研究与实现 | 第37-51页 |
| 3.1 逻辑综合综述 | 第37页 |
| 3.2 专用集成电路的综合流程 | 第37-41页 |
| 3.2.1 库文件的指定 | 第37-38页 |
| 3.2.2 工作环境的设定 | 第38-39页 |
| 3.2.3 设计约束的设置 | 第39-41页 |
| 3.3 短距离无线数传基带芯片的综合 | 第41-47页 |
| 3.3.1 综合前的文件的准备 | 第41-43页 |
| 3.3.2 综合过程 | 第43-44页 |
| 3.3.3 综合后的分析及进一步优化 | 第44-47页 |
| 3.4 综合后处理 | 第47-51页 |
| 3.4.1 形式验证原理 | 第47-48页 |
| 3.4.2 形式验证具体实现 | 第48-51页 |
| 第四章 短距离无线数传基带芯片的物理版图设计 | 第51-69页 |
| 4.1 物理版图设计流程 | 第51-52页 |
| 4.2 库的准备 | 第52-56页 |
| 4.2.1 库的格式 | 第52-53页 |
| 4.2.2 库文件的建立 | 第53-56页 |
| 4.3 版图规划 | 第56-61页 |
| 4.3.1 芯片面积的确定 | 第56-57页 |
| 4.3.2 IO单元的摆放 | 第57-58页 |
| 4.3.3 电源规划 | 第58-60页 |
| 4.3.4 宏单元的摆放 | 第60-61页 |
| 4.4 时钟树综合 | 第61-65页 |
| 4.4.1 时钟树结构 | 第61-62页 |
| 4.4.2 时钟树综合的具体实现 | 第62-65页 |
| 4.5 布线 | 第65-67页 |
| 4.5.1 全局布线 | 第65-67页 |
| 4.5.2 布线轨道指定 | 第67页 |
| 4.5.3 详细布线 | 第67页 |
| 4.5.4 布线修正 | 第67页 |
| 4.6 天线效应的修正 | 第67-69页 |
| 第五章 版图的验证、封装与测试 | 第69-85页 |
| 5.1 时序验证 | 第69-76页 |
| 5.2 逻辑功能验证 | 第76页 |
| 5.3 物理验证 | 第76-80页 |
| 5.3.1 设计规则检查 | 第76-78页 |
| 5.3.2 电路图版图对照 | 第78-80页 |
| 5.4 芯片封装 | 第80-81页 |
| 5.5 芯片的测试 | 第81-85页 |
| 第六章 总结与展望 | 第85-87页 |
| 参考文献 | 第87-90页 |
| 致谢 | 第90-92页 |
| 作者简介 | 第92-93页 |
