高速时钟拉偏测试仪的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·背景及意义 | 第7-8页 |
| ·国内外技术现状 | 第8页 |
| ·作者主要工作 | 第8-9页 |
| ·论文内容安排 | 第9-11页 |
| 2 高速数字电路设计基础 | 第11-17页 |
| ·高速数字电路与信号完整性定义 | 第11-12页 |
| ·高速逻辑电平分析 | 第12-14页 |
| ·高速数字电路设计流程 | 第14-15页 |
| ·本章小结 | 第15-17页 |
| 3 时钟拉偏测试仪总体设计 | 第17-23页 |
| ·功能与技术指标要求 | 第17-18页 |
| ·功能要求 | 第17-18页 |
| ·技术指标要求 | 第18页 |
| ·总体方案设计 | 第18-21页 |
| ·时钟芯片选型 | 第18-19页 |
| ·高速逻辑电平互连 | 第19-20页 |
| ·总体方案 | 第20-21页 |
| ·本章小结 | 第21-23页 |
| 4 时钟拉偏测试仪硬件设计 | 第23-49页 |
| ·电源电路 | 第23-28页 |
| ·功耗估算 | 第23-24页 |
| ·电压转换电路 | 第24-26页 |
| ·AD9558电源电路 | 第26-28页 |
| ·微处理器接口电路 | 第28-31页 |
| ·看门狗复位电路 | 第29页 |
| ·温度测量电路 | 第29页 |
| ·EEPROM存储器电路 | 第29-30页 |
| ·触发延时电路 | 第30页 |
| ·串口通信电路 | 第30-31页 |
| ·软件加载电路 | 第31页 |
| ·时钟转换单元电路 | 第31-42页 |
| ·AD9558工作原理 | 第31-35页 |
| ·AD9558时钟电路 | 第35-36页 |
| ·输入输出电路 | 第36-41页 |
| ·其它引脚 | 第41-42页 |
| ·PCB设计与仿真 | 第42-48页 |
| ·叠层设置 | 第43-44页 |
| ·元器件布局布线 | 第44-46页 |
| ·关键网络仿真 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 5 时钟拉偏测试仪软件设计 | 第49-65页 |
| ·开发工具简介 | 第49页 |
| ·软件总体规划 | 第49-50页 |
| ·系统初始化设计 | 第50-53页 |
| ·底层人机交互设计 | 第53-57页 |
| ·时钟转换芯片算法设计 | 第57-63页 |
| ·频率生成算法 | 第57-61页 |
| ·相位拉偏算法 | 第61-63页 |
| ·触发功能设计 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 6 系统调试与问题讨论 | 第65-74页 |
| ·信号波形调试 | 第65-68页 |
| ·系统功能调试 | 第68-69页 |
| ·问题讨论 | 第69-73页 |
| ·通信问题 | 第69-71页 |
| ·信号波形问题 | 第71-73页 |
| ·本章小结 | 第73-74页 |
| 7 总结与展望 | 第74-77页 |
| ·总结 | 第74页 |
| ·展望 | 第74-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 附录 | 第83页 |
