| 摘要 | 第1-3页 |
| Abstract | 第3-6页 |
| 第1章 绪论 | 第6-9页 |
| ·GPIB简介 | 第6页 |
| ·任意波形发生器的发展现状及趋势 | 第6-7页 |
| ·本论文主要内容 | 第7页 |
| ·本论文的主要骨架 | 第7-9页 |
| 第2章 基于CPLD的GPIB控制器的整体设计思想 | 第9-18页 |
| ·GPIB总线的介绍 | 第9-12页 |
| ·GPIB总线的主要特性 | 第12-14页 |
| ·GPIB接口芯片设计方案 | 第14-16页 |
| ·GPIB控制器的主要部分硬件设计 | 第16-18页 |
| 第3章 GPIB接口功能模块的总体设计 | 第18-39页 |
| ·状态机的简介 | 第18页 |
| ·GPIB接口功能的设计 | 第18-37页 |
| ·受方挂钩(AH)功能 | 第18-23页 |
| ·源方挂钩(SH)功能 | 第23-25页 |
| ·听者(L)功能 | 第25-27页 |
| ·讲者(T)功能 | 第27-30页 |
| ·服务请求(SR)功能 | 第30-32页 |
| ·远控/本控(RL)功能 | 第32-34页 |
| ·器件触发(DT)功能 | 第34-36页 |
| ·器件清除(DC)功能 | 第36-37页 |
| ·GPIB接口顶层模块的实现 | 第37-39页 |
| 第4章 GPIB控制器数据通道的设计与实现 | 第39-50页 |
| ·GPIB控制器内部寄存器的设计 | 第39-45页 |
| ·中断屏蔽寄存器0(IMR0)和中断状态寄存器0(ISR0) | 第39-40页 |
| ·中断屏蔽寄存器1(IMR1)和中断状态寄存器1(ISR1) | 第40-41页 |
| ·中断屏蔽寄存器2(IMR2)和中断状态寄存器2(IRS2) | 第41页 |
| ·地址状态寄存器(ADSR) | 第41-42页 |
| ·总线状态寄存器(BSR) | 第42页 |
| ·地址寄存器(ADR) | 第42页 |
| ·辅助命令寄存器(AUXCR) | 第42-43页 |
| ·串行查询寄存器(SPMS) | 第43页 |
| ·数据输入寄存器(DIR) | 第43-44页 |
| ·命令/数据输出寄存器(CDOR) | 第44-45页 |
| ·GPIB控制器译码电路的设计 | 第45-50页 |
| ·地址译码器 | 第45-47页 |
| ·多线消息译码器 | 第47-48页 |
| ·辅助命令译码器 | 第48-50页 |
| 第5章 GPIB接口的控制与调试 | 第50-55页 |
| ·SCPI语言的简介 | 第50页 |
| ·SCPI控制命令 | 第50-52页 |
| ·SCPI仪器模型 | 第50-51页 |
| ·SCPI命令树 | 第51-52页 |
| ·CPLD资源分配 | 第52-53页 |
| ·系统的调试心得 | 第53-55页 |
| 结论 | 第55-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 附录一 | 第59-60页 |
| 附录二 | 第60-61页 |
| 附录三 | 第61-62页 |
| 附录四 | 第62-63页 |
| 作者简介 | 第63页 |
| 攻读硕士学位期间研究成果 | 第63-64页 |
