高阶窄带锁相环技术研究
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-16页 |
| ·研究背景 | 第11-12页 |
| ·国内外研究现状和发展趋势 | 第12-13页 |
| ·锁相环技术的发展 | 第13-14页 |
| ·本文主要工作 | 第14-16页 |
| 第2章 锁相环原理 | 第16-28页 |
| ·概述 | 第16页 |
| ·锁相环结构模型 | 第16-19页 |
| ·鉴相器 | 第17-18页 |
| ·环路滤波器 | 第18-19页 |
| ·压控振荡器 | 第19页 |
| ·锁相环动态性能介绍 | 第19-21页 |
| ·环路的捕获与跟踪 | 第21-23页 |
| ·相位噪声的概念 | 第23-24页 |
| ·锁相环路的优良特性 | 第24-25页 |
| ·全数字锁相环简介 | 第25-26页 |
| ·锁相环设计流程 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 三阶锁相环的设计 | 第28-45页 |
| ·采用超窄带三阶环的原因 | 第28-31页 |
| ·高阶环减小稳态相差 | 第28-30页 |
| ·超窄带提升环路信噪比 | 第30-31页 |
| ·三阶3型环的绝对稳定性 | 第31-33页 |
| ·奈奎斯特稳定判据 | 第31-33页 |
| ·利用奈氏图分析三阶PLL的稳定性 | 第33页 |
| ·环路设计 | 第33-37页 |
| ·噪声带宽公式推导 | 第33-36页 |
| ·环路滤波器支路参数推导 | 第36-37页 |
| ·三阶3型环的相对稳定性 | 第37-39页 |
| ·环路仿真测试 | 第39-44页 |
| ·SystemView软件简介 | 第39-40页 |
| ·建立模型 | 第40-44页 |
| ·本章小结 | 第44-45页 |
| 第4章 辅助设计方法 | 第45-56页 |
| ·加入锁频环 | 第45-48页 |
| ·几种滤波方案 | 第48-50页 |
| ·Kalman滤波 | 第50-55页 |
| ·本章小结 | 第55-56页 |
| 第5章 残留载波锁相环接收机 | 第56-64页 |
| ·载波接收机 | 第56-58页 |
| ·环路阶数的考虑 | 第57页 |
| ·环路带宽选择 | 第57-58页 |
| ·限幅器的影响 | 第58页 |
| ·限幅前中放带宽的选取 | 第58页 |
| ·锁相接收机 | 第58-61页 |
| ·残留载波锁相环接收机 | 第61-63页 |
| ·残留载波接收机 | 第61-62页 |
| ·纯侧音测距 | 第62-63页 |
| ·接收机工作原理 | 第63页 |
| ·本章小结 | 第63-64页 |
| 第6章 数字化处理及硬件模拟实现 | 第64-75页 |
| ·数字化处理 | 第64-67页 |
| ·芯片及开发软件介绍 | 第67-69页 |
| ·TMS320C6000DSP芯片概述 | 第67页 |
| ·CCS简介 | 第67-68页 |
| ·FPGA开发软件Quartus Ⅱ | 第68-69页 |
| ·硬件设计 | 第69-71页 |
| ·鉴相器的设计 | 第69-70页 |
| ·DCO的设计 | 第70-71页 |
| ·环路滤波器的设计 | 第71页 |
| ·FPGA锁相环实现框图 | 第71-73页 |
| ·结果验证 | 第73-74页 |
| ·仪器与设备 | 第73页 |
| ·验证结果分析 | 第73-74页 |
| ·本章小结 | 第74-75页 |
| 结论 | 第75-76页 |
| 参考文献 | 第76-81页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第81-82页 |
| 致谢 | 第82页 |
