0.18μm CMOS军品级标准单元库的设计
| 摘要 | 第1-13页 |
| ABSTRACT | 第13-14页 |
| 第一章 绪论 | 第14-19页 |
| ·课题研究背景 | 第14页 |
| ·相关研究 | 第14-16页 |
| ·本文的主要工作 | 第16-17页 |
| ·本文的组织结构 | 第17-19页 |
| 第二章 标准单元库设计概述 | 第19-33页 |
| ·标准单元库的发展 | 第19-20页 |
| ·标准单元库的特点 | 第20-22页 |
| ·标准单元库的组成 | 第22-25页 |
| ·标准单元库性能 | 第25-32页 |
| ·设计折衷与策略 | 第25-26页 |
| ·设计规范的优化 | 第26-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 军品级标准单元库的设计 | 第33-66页 |
| ·标准单元库的设计流程 | 第33-35页 |
| ·标准单元库设计规范 | 第35-42页 |
| ·电路设计规范 | 第35-39页 |
| ·版图设计规范 | 第39-42页 |
| ·电路设计及优化 | 第42-43页 |
| ·版图设计及优化 | 第43-46页 |
| ·欧拉图优化标准单元布局 | 第43-44页 |
| ·寄生参数与互连延迟 | 第44-45页 |
| ·版图设计要点 | 第45-46页 |
| ·版图库生成 | 第46-50页 |
| ·版图移植流程 | 第47-48页 |
| ·版图移植脚本的编写 | 第48-49页 |
| ·高效移植的解决方法 | 第49-50页 |
| ·标准单元特征化 | 第50-64页 |
| ·标准单元特征化流程 | 第50-52页 |
| ·特征值种类与特征化原理 | 第52-57页 |
| ·时序模型 | 第57-58页 |
| ·功耗模型 | 第58-60页 |
| ·仿真模型 | 第60-61页 |
| ·物理模型 | 第61-64页 |
| ·本章小结 | 第64-66页 |
| 第四章 标准单元库的优化 | 第66-82页 |
| ·量化驱动能力的组合单元的设计 | 第66-70页 |
| ·延迟计算 | 第67-69页 |
| ·功耗计算 | 第69-70页 |
| ·逻辑综合结果分析 | 第70页 |
| ·高性能时序单元的设计 | 第70-81页 |
| ·时序单元的优化设计方法 | 第70-72页 |
| ·主从结构寄存器特征化 | 第72页 |
| ·基于传输门的寄存器 | 第72-76页 |
| ·带输入端隔离的基于传输门的寄存器 | 第76-78页 |
| ·C~2MOS寄存器 | 第78-79页 |
| ·TSPC寄存器 | 第79-81页 |
| ·主从结构寄存器总结 | 第81页 |
| ·本章小结 | 第81-82页 |
| 第五章 标准单元库的可靠性设计 | 第82-95页 |
| ·标准单元可靠性设计概述 | 第82页 |
| ·CMOS集成电路失效模式 | 第82-91页 |
| ·静电放电(ESD) | 第82-88页 |
| ·电迁移 | 第88-89页 |
| ·闩锁效应 | 第89-91页 |
| ·标准单元可靠性设计技术 | 第91-94页 |
| ·电路级可靠性设计技术 | 第91-92页 |
| ·版图级可靠性设计技术 | 第92-94页 |
| ·本章小结 | 第94-95页 |
| 第六章 标准单元库的验证 | 第95-107页 |
| ·设计工具应用验证 | 第95页 |
| ·测试电路模拟验证 | 第95-103页 |
| ·功能验证电路 | 第95-97页 |
| ·工作频率测试电路 | 第97-99页 |
| ·建立/保持时间测试电路 | 第99-103页 |
| ·恢复/移除时间测试电路 | 第103页 |
| ·测试方案 | 第103-106页 |
| ·测试内容与目标 | 第103-104页 |
| ·测试方法及策略 | 第104-105页 |
| ·测试激励码 | 第105-106页 |
| ·本章小结 | 第106-107页 |
| 第七章 结束语 | 第107-109页 |
| ·本文工作总结 | 第107-108页 |
| ·未来工作展望 | 第108-109页 |
| 致谢 | 第109-110页 |
| 参考文献 | 第110-113页 |
| 作者在学期间取得的学术成果 | 第113页 |
