流水线型10-bit高速ADC芯片设计
摘要 | 第1-5页 |
Abstract | 第5-8页 |
1 绪论 | 第8-11页 |
·研究背景及其意义 | 第8页 |
·国内外研究概况及发展趋势 | 第8-9页 |
·论文主要工作 | 第9-11页 |
·预期设计指标 | 第9-10页 |
·论文内容安排 | 第10-11页 |
2 ADC概述 | 第11-24页 |
·A/D转换器的主要性能指标 | 第11-15页 |
·理想A/D转换特性 | 第11-12页 |
·静态性能参数 | 第12-14页 |
·动态性能参数 | 第14-15页 |
·几种典型的A/D转换器及其特点 | 第15-19页 |
·全并行结构(Flash) | 第15-16页 |
·两步(Two-Step Flash)型A/D | 第16-17页 |
·流水线型ADC | 第17-18页 |
·过采样∑-Δ型ADC | 第18-19页 |
·非理想因素和误差来源 | 第19-24页 |
·比较器失调 | 第19-20页 |
·运算放大器的非理想因素 | 第20-22页 |
·采样时钟抖动 | 第22-23页 |
·电荷注入和时钟溃通 | 第23-24页 |
3 流水线型ADC系统设计 | 第24-37页 |
·流水线型ADC的系统结构和工作原理 | 第24-26页 |
·1.5bit/stage流水线结构 | 第26-28页 |
·1.5bit/stage单级电路的设计 | 第28-37页 |
·子ADC的设计与实现 | 第28-31页 |
·子DAC的设计与实现 | 第31-33页 |
·MDAC的设计与实现 | 第33-37页 |
4 模块电路的设计与实现 | 第37-59页 |
·基准源电路 | 第37-43页 |
·基准源电路的设计要求 | 第37页 |
·带隙基准源电路的设计 | 第37-41页 |
·仿真结果及分析 | 第41-43页 |
·过热保护电路 | 第43-45页 |
·过热保护电路的设计要求 | 第43页 |
·过热保护电路的设计 | 第43-44页 |
·仿真结果及分析 | 第44-45页 |
·时钟信号电路 | 第45-51页 |
·时钟电路的设计要求 | 第45页 |
·环形振荡器和分频电路的设计 | 第45-49页 |
·仿真结果及分析 | 第49-51页 |
·高速动态锁存比较器 | 第51-53页 |
·比较器的设计要求 | 第51页 |
·高速动态锁存比较器的设计 | 第51-52页 |
·仿真结果及分析 | 第52-53页 |
·运算放大器 | 第53-57页 |
·运算放大器的设计要求 | 第53页 |
·运算放大器的设计 | 第53-57页 |
·仿真结果及分析 | 第57页 |
·数字校正电路 | 第57-59页 |
5 电路总体仿真及参数测定 | 第59-66页 |
·瞬态响应仿真 | 第59-60页 |
·静态参数测定 | 第60-63页 |
·动态参数测定 | 第63-65页 |
·芯片性能参数总结 | 第65-66页 |
6 版图设计 | 第66-69页 |
结论 | 第69-70页 |
参考文献 | 第70-72页 |
攻读硕士学位期间发表学术论文情况 | 第72-73页 |
致谢 | 第73-74页 |