航天专用低功耗集成电路设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·低功耗技术的研究意义 | 第7-8页 |
| ·低功耗技术研究现状 | 第8-10页 |
| ·低功耗设计的特点和流程 | 第8-9页 |
| ·VLSI低功耗设计的工具 | 第9-10页 |
| ·在实习期间的主要工作 | 第10-11页 |
| 第二章 ASIC设计技术 | 第11-15页 |
| ·全定制集成电路设计技术 | 第11-13页 |
| ·全定制ASIC设计介绍 | 第11-12页 |
| ·全定制电路的设计过程 | 第12-13页 |
| ·ASIC设计现状和发展趋势 | 第13-14页 |
| ·ASIC设计的EDA工具 | 第14-15页 |
| 第三章 CMOS电路低功耗分析与设计 | 第15-33页 |
| ·CMOS电路功耗分析 | 第15-18页 |
| ·静态功耗 | 第15-16页 |
| ·动态功耗 | 第16-17页 |
| ·延迟与功耗 | 第17-18页 |
| ·COMS电路低功耗设计的基本方法 | 第18-20页 |
| ·降低工作电压 | 第18-19页 |
| ·降低负载电容 | 第19-20页 |
| ·减少开关活动性 | 第20页 |
| ·系统级低功耗设计 | 第20-21页 |
| ·功耗管理 | 第20页 |
| ·分布式数据处理 | 第20-21页 |
| ·RTL级低功耗设计 | 第21-26页 |
| ·逻辑综合和优化技术 | 第21-23页 |
| ·并行设计 | 第23-25页 |
| ·流水线设计 | 第25页 |
| ·电路结构的重组 | 第25-26页 |
| ·门级设计 | 第26-27页 |
| ·减小活动性 | 第26页 |
| ·减小伪跳变 | 第26-27页 |
| ·电路级低功耗技术 | 第27-29页 |
| ·动态逻辑设计 | 第27-28页 |
| ·异步电路设计 | 第28-29页 |
| ·版图及工艺级低功耗技术 | 第29-31页 |
| ·封装 | 第30页 |
| ·按比例缩小原理 | 第30-31页 |
| ·本章小结 | 第31-33页 |
| 第四章 功耗分析和评估方法、 | 第33-37页 |
| ·功耗分析 | 第33-34页 |
| ·仿真分析方法 | 第34页 |
| ·概率分析方法 | 第34-35页 |
| ·不同设计时期的功耗分析 | 第35页 |
| ·本章小结 | 第35-37页 |
| 第五章 电路结构与低功耗设计 | 第37-59页 |
| ·芯片系统框架 | 第37页 |
| ·数据接收模块 | 第37-39页 |
| ·计数模块 | 第39-50页 |
| ·截位式异步计数器设计 | 第40-42页 |
| ·一种不会产生毛刺的任意进制异步计数器的设计 | 第42-46页 |
| ·异步计数器中的传输沿时 | 第46-48页 |
| ·一种可以消除延迟的异步计数器 | 第48-50页 |
| ·分频模块 | 第50-55页 |
| ·分频电路分析 | 第50-54页 |
| ·电路设计中的分频电路 | 第54-55页 |
| ·电路反馈模块 | 第55-59页 |
| ·门控时钟设计 | 第55-57页 |
| ·数据置位电路设计 | 第57-59页 |
| 第六章 电路仿真与验证 | 第59-63页 |
| ·动态时序仿真验证 | 第59页 |
| ·静态时序验证 | 第59-61页 |
| ·SDF延迟反标 | 第61-63页 |
| 第七章 电路的后端设计 | 第63-67页 |
| ·后端设计流程 | 第63页 |
| ·版图设计 | 第63-64页 |
| ·后仿真 | 第64-65页 |
| ·版图结果 | 第65-67页 |
| 第八章 结束语 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |
