| 第1章 绪论 | 第1-9页 |
| 1．1 课题来源及意义 | 第6页 |
| 1．2 运动控制器的发展历史和研究现状 | 第6-7页 |
| 1．3 本论文的主要研究内容 | 第7-9页 |
| 第2章 高速高精运动控制器关键技术分析 | 第9-21页 |
| 2．1 数控技术 | 第9-11页 |
| 2．2 软件数字伺服驱动技术 | 第11-13页 |
| 2．3 高速实时总线技术 | 第13-15页 |
| 2．3．1 ISA总线分析 | 第14页 |
| 2．3．2 PCI总线分析 | 第14-15页 |
| 2．3．3 VME总线分析 | 第15页 |
| 2．4 数字信号处理器技术 | 第15-16页 |
| 2．5 伺服控制技术 | 第16-21页 |
| 2．5．1 B样条原理 | 第16-18页 |
| 2．5．2 PID控制原理 | 第18-21页 |
| 第3章 高速高精运动控制器系统设计 | 第21-27页 |
| 3．1 DSP与FPGA性能比较 | 第22-23页 |
| 3．2 DSP+FPGA混合结构运动控制器 | 第23页 |
| 3．3 运动控制器的系统设计 | 第23-27页 |
| 第4章 DSP在高速高精运动控制器中的设计 | 第27-48页 |
| 4．1 DSP的基本结构及其特点 | 第27-28页 |
| 4．1．1 哈佛结构 | 第28页 |
| 4．1．2 零开销循环 | 第28页 |
| 4．2 DSP最小系统的构成 | 第28-31页 |
| 4．2．1 电源反向保护电路 | 第28-29页 |
| 4．2．2 看门狗电路 | 第29-30页 |
| 4．2．3 MPSD下载电路 | 第30-31页 |
| 4．3 DSP通过FLASH的自引导方式 | 第31-35页 |
| 4．3．1 FALSH部分的系统描述 | 第31-32页 |
| 4．3．2 FLASH的编程实现 | 第32-35页 |
| 4．4 DSP在运动控制中器所承担的任务 | 第35-48页 |
| 4．4．1 DSP的B样条内插补功能 | 第35-39页 |
| 4．4．2 DSP的PID调整 | 第39-43页 |
| 4．4．3 DSP从FPGA获取参数功能 | 第43页 |
| 4．4．4 ISA信息管理功能 | 第43-46页 |
| 4．4．5 运动控制器的四通道输出 | 第46-48页 |
| 第5章 FPGA在高速高精运动控制器中的设计 | 第48-56页 |
| 5．1 FPGA简介 | 第48页 |
| 5．2 查找表(Look-Up-Table)的原理与结构 | 第48-49页 |
| 5．3 硬件描述语言VerilogHDL | 第49-50页 |
| 5．4 FPGA在运动控制器中所承担的任务 | 第50-54页 |
| 5．5 FPGA设计应注意的问题 | 第54-56页 |
| 第6章 总结 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 致谢 | 第60-61页 |
| 附录 研究生在读期间发表的论文 | 第61页 |