| 前言 | 第1-3页 |
| 目录 | 第3-5页 |
| 中文摘要 | 第5-6页 |
| 第一章 导语 | 第6-8页 |
| 1．1 程控交换技术的发展 | 第6-7页 |
| 1．2 可编程逻辑器件PLD的发展 | 第7-8页 |
| 第二章 数字交换介绍 | 第8-15页 |
| 2．1 数字系统基本概念 | 第8-9页 |
| 2．1．1 PCM的基本原理 | 第8页 |
| 2．1．2 PCM传输系统 | 第8页 |
| 2．1．3 时分多路复用 | 第8-9页 |
| 2．2 时隙交换 | 第9-10页 |
| 2．3 T型时分接线器 | 第10-15页 |
| 2．3．1 单端输入的T接线器 | 第10-13页 |
| 2．3．2 多端输入的T接线器 | 第13-15页 |
| 第三章 FPGA技术及设计方法 | 第15-21页 |
| 3．1 可编程逻辑器件的发展历程及概述 | 第15-16页 |
| 3．2 Altera公司的ACEX系列FPGA介绍 | 第16-19页 |
| 3．2．1 Altera公司的FLEX／ACEX芯片的内部结构 | 第17页 |
| 3．2．2 FLEX／ACEX等芯片内部逻辑单元（LE）内部结构 | 第17-18页 |
| 3．2．3 查找表（Look-Up-Table）的原理与结构 | 第18-19页 |
| 3．3 MAX+PLUS Ⅱ设计过程 | 第19-21页 |
| 第四章 基于FPGA的数字交换单元DX1000的设计与实现 | 第21-33页 |
| 4．1 DX1000总体结构 | 第21-22页 |
| 4．1．1 H-MVIP时序关系 | 第22页 |
| 4．1．2 ST-BUS时序关系 | 第22页 |
| 4．2 串／并变换模块设计 | 第22-26页 |
| 4．2．1 为什么要进行串／并变换 | 第22-23页 |
| 4．2．2 串／并电路实现 | 第23-25页 |
| 4．2．3 串／并时序关系 | 第25-26页 |
| 4．3 并／串转换模块 | 第26-28页 |
| 4．3．1 并／串转换模块设计 | 第26-27页 |
| 4．3．2 并／串时序关系 | 第27-28页 |
| 4．4 交换模块设计 | 第28-30页 |
| 4．4．1 Lpm_ram_dp介绍 | 第28页 |
| 4．4．2 交换模块（内部双端口）设计 | 第28-30页 |
| 4．5 时序控制模块（TIME0、TIME1） | 第30-31页 |
| 4．5．1 TIME0 | 第30-31页 |
| 4．5．2 TIME1 | 第31页 |
| 4．6 DX1000应用 | 第31-33页 |
| 4．6．1 在数字中继电路板DTP-16的应用 | 第31-32页 |
| 4．6．2 DX1000在双音处理板DSPGP中的应用 | 第32-33页 |
| 结束语 | 第33-34页 |
| 致谢 | 第34-35页 |
| 参考文献 | 第35页 |
